公开(公告)号：US09257445B2

公开(公告)日：2016-02-09

申请号：US14291224

申请日：2014-05-30

申请人： Konstantin V. Loiko ,  Brian A. Winstead

发明人： Konstantin V. Loiko ,  Brian A. Winstead

IPC分类号： H01L29/49 ,  H01L27/115 ,  H01L21/285 ,  H01L29/423 ,  H01L21/28 ,  H01L29/78 ,  H01L29/66

CPC分类号： H01L27/11568 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/28525 ,  H01L27/11534 ,  H01L27/11573 ,  H01L29/42328 ,  H01L29/42344 ,  H01L29/4916 ,  H01L29/517 ,  H01L29/6656 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7843 ,  H01L29/7881 ,  H01L29/792

摘要： Semiconductor structures and methods for making semiconductor structures include a split gate non-volatile memory (NVM) cell in an NVM region. A charge storage layer, a first conductive layer, and a capping layer are formed over the substrate, which are patterned to form a control gate stack in the NVM region of the substrate. A high-k dielectric layer, a metal layer, and a second conductive layer are formed over the substrate. The second conductive layer and the metal layer are patterned to form remaining portions of the second conductive layer and the metal layer over and adjacent to a first side of the control gate stack. The remaining portion of the second conductive layer is removed to form a select gate stack, which includes the remaining portion of the metal layer. A stressor layer is formed over the substrate.

摘要翻译： 用于制造半导体结构的半导体结构和方法包括NVM区域中的分裂门非易失性存储器（NVM）单元。 电荷存储层，第一导电层和覆盖层形成在衬底上，其被图案化以在衬底的NVM区域中形成控制栅极堆叠。 在基板上形成高k电介质层，金属层和第二导电层。 图案化第二导电层和金属层，以在控制栅极堆叠的第一侧上并与之相邻地形成第二导电层和金属层的剩余部分。 去除第二导电层的剩余部分以形成包括金属层的剩余部分的选择栅叠层。 在衬底上形成应力层。

公开(公告)号：US08962410B2

公开(公告)日：2015-02-24

申请号：US13282210

申请日：2011-10-26

申请人： Da Zhang ,  Konstantin V. Loiko ,  Spencer E. Williams ,  Brian A. Winstead

发明人： Da Zhang ,  Konstantin V. Loiko ,  Spencer E. Williams ,  Brian A. Winstead

IPC分类号： H01L21/337 ,  H01L21/8234 ,  H01L21/8238

CPC分类号： H01L21/823493 ,  H01L21/823412 ,  H01L21/823807 ,  H01L21/823892

摘要： A first transistor and a second transistor are formed with different threshold voltages. A first gate is formed over the first region of a substrate for a first transistor and a second gate over the second region for a second transistor. The first region is masked. A threshold voltage of the second transistor is adjusted by implanting through the second gate while masking the first region. Current electrode regions are formed on opposing sides of the first gate and current electrode regions on opposing sides of the second gate.

摘要翻译： 第一晶体管和第二晶体管形成有不同的阈值电压。 第一栅极形成在用于第一晶体管的衬底的第一区域上，并且在第二区域上形成用于第二晶体管的第二栅极。 第一个区域被屏蔽。 通过在掩蔽第一区域的同时通过第二栅极注入来调节第二晶体管的阈值电压。 电流电极区域形成在第二栅极的相对侧上的第一栅极和电流电极区域的相对侧上。

公开(公告)号：US20150035034A1

公开(公告)日：2015-02-05

申请号：US13954205

申请日：2013-07-30

申请人： BRIAN A. WINSTEAD ,  Cheong Min Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Jane A. Yater

发明人： BRIAN A. WINSTEAD ,  Cheong Min Hong ,  Sung-Taeg Kang ,  Konstantin V. Loiko ,  Jane A. Yater

IPC分类号： H01L29/66 ,  H01L29/792

CPC分类号： H01L29/66833 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/42344 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/792

摘要： A method of making a semiconductor structure uses a substrate having a background doping of a first type. A gate structure has a gate dielectric on the substrate and a select gate layer on the gate dielectric. Implanting is performed into a first portion of the substrate adjacent to a first end with dopants of a second type. The implanting is prior to any dopants being implanted into the background doping of the first portion which becomes a first doped region of the second type. An NVM gate structure has a select gate, a storage layer having a first portion over the first doped region, and a control gate over the storage layer. Implanting at a non-vertical angle with dopants of the first type forms a deep doped region under the select gate. Implanting with dopants of the second type forms a source/drain extension.

摘要翻译： 制造半导体结构的方法使用具有第一类型的背景掺杂的衬底。 栅极结构在衬底上具有栅极电介质，栅极电介质上具有选择栅极层。 使用第二类型的掺杂剂，将与第一端相邻的衬底的第一部分进行植入。 在将任何掺杂剂注入到成为第二类型的第一掺杂区域的第一部分的背景掺杂之前，注入之前。 NVM栅极结构具有选择栅极，在第一掺杂区域上具有第一部分的存储层以及存储层上的控制栅极。 以与第一类型的掺杂剂非垂直的角度植入在选择栅极下形成深掺杂区域。 与第二种类型的掺杂剂一起植入形成源/漏扩展。

公开(公告)号：US20140203347A1

公开(公告)日：2014-07-24

申请号：US13748808

申请日：2013-01-24

申请人： BRIAN A. WINSTEAD ,  SUNG-TAEG KANG ,  MARC A. ROSSOW

发明人： BRIAN A. WINSTEAD ,  SUNG-TAEG KANG ,  MARC A. ROSSOW

IPC分类号： H01L29/40 ,  H01L29/423

CPC分类号： H01L29/401 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/0665 ,  H01L29/127 ,  H01L29/42332 ,  H01L29/4234

摘要： A non-volatile memory device includes a substrate and a charge storage layer. The charge storage layer comprises a bottom layer of oxide, a layer of discrete charge storage elements on the bottom layer of oxide, and a top layer of oxide on the charge storage elements. A control gate is on the top layer of oxide. A surface of the top layer of oxide facing a surface of the control gate is substantially planar.

摘要翻译： 非易失性存储器件包括衬底和电荷存储层。 电荷存储层包括底层氧化物，氧化层底层上的离散电荷存储元件层和电荷存储元件上的氧化物顶层。 控制门位于氧化物的顶层。 面向控制栅极表面的氧化物顶层的表面基本上是平面的。

公开(公告)号：US08679912B2

公开(公告)日：2014-03-25

申请号：US13362697

申请日：2012-01-31

申请人： Sung-Taeg Kang ,  Gowrishankar L. Chindalore ,  Brian A. Winstead ,  Jane A. Yater

发明人： Sung-Taeg Kang ,  Gowrishankar L. Chindalore ,  Brian A. Winstead ,  Jane A. Yater

IPC分类号： G11C11/34

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L29/42332

摘要： A method for forming a semiconductor device includes forming a first plurality of nanocrystals over a surface of a substrate having a first region and a second region, wherein the first plurality of nanocrystals is formed in the first region and the second region and has a first density; and, after forming the first plurality of nanocrystals, forming a second plurality of nanocrystals over the surface of the substrate in the second region and not the first region, wherein the first plurality of nanocrystals together with the second plurality of nanocrystals in the second region result in a second density, wherein the second density is greater than the first density.

摘要翻译： 一种形成半导体器件的方法包括在具有第一区域和第二区域的衬底的表面上形成第一多个纳米晶体，其中所述第一多个纳米晶体形成在所述第一区域和所述第二区域中，并具有第一密度 ; 并且在形成所述第一多个纳米晶体之后，在所述第二区域而不是所述第一区域的所述衬底的表面上形成第二多个纳米晶体，其中所述第一多个纳米晶体与所述第二区域中的所述第二多个纳米晶体结果 在第二密度中，其中第二密度大于第一密度。

公开(公告)号：US08587039B2

公开(公告)日：2013-11-19

申请号：US13112077

申请日：2011-05-20

申请人： Brian A. Winstead ,  Konstantin V. Loiko ,  Voon-Yew Thean

发明人： Brian A. Winstead ,  Konstantin V. Loiko ,  Voon-Yew Thean

IPC分类号： H01L29/76

CPC分类号： H01L21/823807 ,  H01L21/26506 ,  H01L21/823828 ,  H01L29/7833 ,  H01L29/7845

摘要： A semiconductor device is formed in a semiconductor layer. A gate stack is formed over the semiconductor layer and comprises a first conductive layer and a second layer over the first layer. The first layer is more conductive and provides more stopping power to an implant than the second layer. A species is implanted into the second layer. Source/drain regions are formed in the semiconductor layer on opposing sides of the gate stack. The gate stack is heated after the step of implanting to cause the gate stack to exert stress in the semiconductor layer in a region under the gate stack.

摘要翻译： 在半导体层中形成半导体器件。 栅叠层形成在半导体层之上，并且包括第一导电层和第一层上的第二层。 第一层比第二层更具导电性并且为植入物提供更多的停止力。 一种种植于第二层。 源极/漏极区域形成在栅极堆叠的相对侧上的半导体层中。 栅极堆叠在注入步骤之后被加热，以使栅极堆叠在栅叠层下方的区域中的半导体层中施加应力。

公开(公告)号：US20120261769A1

公开(公告)日：2012-10-18

申请号：US13085533

申请日：2011-04-13

申请人： CHEONG M. HONG ,  BRIAN A. WINSTEAD

发明人： CHEONG M. HONG ,  BRIAN A. WINSTEAD

IPC分类号： H01L29/772 ,  H01L21/28

CPC分类号： H01L29/42324 ,  H01L21/28273 ,  H01L29/66825

摘要： A semiconductor device comprises a semiconductor substrate and a select gate structure over a first portion of the semiconductor substrate. The select gate structure comprises a sidewall forming a corner with a second portion of the semiconductor substrate and a charge storage stack over an area comprising the second portion of the semiconductor substrate, the sidewall, and the corner. A corner portion of a top surface of the charge storage stack is non-conformal with the corner, and the corner portion of the top surface of the charge storage stack has a radius of curvature measuring approximately one-third of a thickness of the charge storage stack over the second portion of the substrate or greater. A control gate layer is formed over the charge storage stack. A portion of the control gate layer conforms to the corner portion of the top surface of the charge storage stack.

摘要翻译： 半导体器件包括在半导体衬底的第一部分上的半导体衬底和选择栅极结构。 选择栅极结构包括形成具有半导体衬底的第二部分的角部的侧壁和在包括半导体衬底的第二部分，侧壁和角部的区域上的电荷存储堆叠。 电荷存储堆的顶表面的角部与拐角不一致，并且电荷存储堆的顶表面的角部具有测量电荷存储的厚度的约三分之一的曲率半径 堆叠在衬底的第二部分上或更大。 在电荷存储堆上形成控制栅层。 控制栅极层的一部分符合电荷存储堆的顶表面的角部。

公开(公告)号：US08263463B2

公开(公告)日：2012-09-11

申请号：US12413987

申请日：2009-03-30

申请人： Sung-Taeg Kang ,  Brian A. Winstead

发明人： Sung-Taeg Kang ,  Brian A. Winstead

IPC分类号： H01L29/792 ,  H01L21/336

CPC分类号： H01L29/792 ,  B82Y10/00 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42328 ,  H01L29/42332 ,  H01L29/42344 ,  H01L29/42348 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7881

摘要： A split gate nonvolatile memory cell on a semiconductor layer is made by forming a gate dielectric over the semiconductor layer. A first layer of gate material is deposited over the gate dielectric. The first layer of gate material is etched to remove a portion of the first layer of gate material over a first portion of the semiconductor layer and to leave a select gate portion having a sidewall adjacent to the first portion. A treatment is applied over the semiconductor layer to reduce a relative oxide growth rate of the sidewall to the first portion. Oxide is grown on the sidewall to form a first oxide on the sidewall and on the first portion to form a second oxide on the first portion after the applying the treatment. A charge storage layer is formed over the first oxide and along the second oxide. A control gate is formed over the second oxide and adjacent to the sidewall.

摘要翻译： 通过在半导体层上形成栅极电介质来制造半导体层上的分离栅非易失性存储单元。 第一层栅极材料沉积在栅极电介质上。 第一层栅极材料被蚀刻以在半导体层的第一部分上去除栅极材料的第一层的一部分，并且留下具有与第一部分相邻的侧壁的选择栅极部分。 在半导体层上施加处理以降低侧壁与第一部分的相对氧化物生长速率。 氧化物在侧壁上生长，以在施加处理之后在第一部分上在第一部分上形成第一氧化物，以在第一部分上形成第二氧化物。 在第一氧化物上并沿着第二氧化物形成电荷存储层。 控制栅极形成在第二氧化物上并与侧壁相邻。

公开(公告)号：US08035156B2

公开(公告)日：2011-10-11

申请号：US12241786

申请日：2008-09-30

申请人： Brian A. Winstead ,  Gowrishankar L. Chindalore ,  Konstantin V. Loiko ,  Horacio P. Gasquet

发明人： Brian A. Winstead ,  Gowrishankar L. Chindalore ,  Konstantin V. Loiko ,  Horacio P. Gasquet

IPC分类号： H01L29/792 ,  H01L21/8246 ,  H01L21/336

CPC分类号： H01L29/66833 ,  H01L29/42328 ,  H01L29/42344 ,  H01L29/66537 ,  H01L29/66636 ,  H01L29/66825 ,  H01L29/7881 ,  H01L29/792

摘要： A method is disclosed for making a non-volatile memory cell on a semiconductor substrate. A select gate structure is formed over the substrate. The control gate structure has a sidewall. An epitaxial layer is formed on the substrate in a region adjacent to the sidewall. A charge storage layer is formed over the epitaxial layer. A control gate is formed over the charge storage layer. This allows for in-situ doping of the epitaxial layer under the select gate without requiring counterdoping. It is beneficial to avoid counterdoping because counterdoping reduces charge mobility and increases the difficulty in controlling threshold voltage. Additionally there may be formed a recess in the substrate and the epitaxial layer is formed in the recess, and a halo implant can be performed, prior to forming the epitaxial layer, through the recess into the substrate in the area under the select gate.

摘要翻译： 公开了一种在半导体衬底上制造非易失性存储单元的方法。 选择栅极结构形成在衬底上。 控制栅结构具有侧壁。 在与侧壁相邻的区域中的衬底上形成外延层。 在外延层上形成电荷存储层。 在电荷存储层上形成控制栅极。 这允许在选择栅极下的原位掺杂外延层而不需要反掺杂。 避免反掺杂是有益的，因为反掺杂降低了电荷迁移率并增加了控制阈值电压的难度。 此外，可以在衬底中形成凹部，并且在凹部中形成外延层，并且可以在形成外延层之前通过凹槽进入在选择栅极下方的区域中的衬底中的晕圈注入。

公开(公告)号：US20110220975A1

公开(公告)日：2011-09-15

申请号：US13112077

申请日：2011-05-20

申请人： Brian A. Winstead ,  Konstantin V. Loiko ,  Voon-Yew Thean

发明人： Brian A. Winstead ,  Konstantin V. Loiko ,  Voon-Yew Thean

IPC分类号： H01L29/772

CPC分类号： H01L21/823807 ,  H01L21/26506 ,  H01L21/823828 ,  H01L29/7833 ,  H01L29/7845

摘要： A semiconductor device is formed in a semiconductor layer. A gate stack is formed over the semiconductor layer and comprises a first conductive layer and a second layer over the first layer. The first layer is more conductive and provides more stopping power to an implant than the second layer. A species is implanted into the second layer. Source/drain regions are formed in the semiconductor layer on opposing sides of the gate stack. The gate stack is heated after the step of implanting to cause the gate stack to exert stress in the semiconductor layer in a region under the gate stack.

摘要翻译： 在半导体层中形成半导体器件。 栅叠层形成在半导体层之上，并且包括第一导电层和第一层上的第二层。 第一层比第二层更具导电性并且为植入物提供更多的停止力。 一种种植于第二层。 源极/漏极区域形成在栅极堆叠的相对侧上的半导体层中。 栅极堆叠在注入步骤之后被加热，以使栅极堆叠在栅叠层下方的区域中的半导体层中施加应力。