利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

42 条记录 (耗时 0.029 秒)

    VERTICAL MEMORY DEVICES AND METHODS OF MANUFACTURING THE SAME
    2.
    发明申请
    VERTICAL MEMORY DEVICES AND METHODS OF MANUFACTURING THE SAME 审中-公开
    垂直存储器件及其制造方法

    公开(公告)号：US20120267702A1

    公开(公告)日：2012-10-25

    申请号：US13442482

    申请日：2012-04-09

    申请人： Jung-Geun JEE ,  Jin-Gyun Kim ,  Jun-Kyu Yang ,  Ji-Hoon Choi ,  Dong-Kyum Kim ,  Ki-Hyun Hwang

    发明人： Jung-Geun JEE ,  Jin-Gyun Kim ,  Jun-Kyu Yang ,  Ji-Hoon Choi ,  Dong-Kyum Kim ,  Ki-Hyun Hwang

    IPC分类号： H01L29/792 ,  H01L21/336

    CPC分类号： H01L27/11582 ,  H01L27/1157

    摘要： A device includes a first GSL, a plurality of first word lines, a first SSL, a plurality of first insulation layer patterns, and a first channel. The first GSL, the first word lines, and the first SSL are spaced apart from each other on a substrate in a first direction perpendicular to a top surface of a substrate. The first insulation layer patterns are between the first GSL, the first word lines and the first SSL. The first channel on the top surface of the substrate extends in the first direction through the first GSL, the first word lines, the first SSL, and the first insulation layer patterns, and has a thickness thinner at a portion thereof adjacent to the first SSL than at portions thereof adjacent to the first insulation layer patterns.

    摘要翻译： 一种装置包括第一GSL，多个第一字线，第一SSL，多个第一绝缘层图案和第一通道。 第一GSL，第一字线和第一SSL在垂直于衬底顶表面的第一方向上在衬底上彼此间隔开。 第一绝缘层图案位于第一GSL，第一字线和第一SSL之间。 衬底顶表面上的第一通道沿着第一方向延伸穿过第一GSL，第一字线，第一SSL和第一绝缘层图案，并且在与第一SSL相邻的部分处具有较薄的厚度 而不是靠近第一绝缘层图案的部分。

    SEMICONDUCTOR DEVICE
    3.
    发明申请
    SEMICONDUCTOR DEVICE 有权
    半导体器件

    公开(公告)号：US20130032878A1

    公开(公告)日：2013-02-07

    申请号：US13560022

    申请日：2012-07-27

    申请人： Bi-O Kim ,  Byong-Ju Kim ,  Jung-Geun Jee ,  Jin-Gyun Kim ,  Jae-Young Ahn ,  Ki-Hyun Hwang

    发明人： Bi-O Kim ,  Byong-Ju Kim ,  Jung-Geun Jee ,  Jin-Gyun Kim ,  Jae-Young Ahn ,  Ki-Hyun Hwang

    IPC分类号： H01L29/78 ,  H01L29/02

    CPC分类号： H01L27/1157 ,  H01L27/11582 ,  H01L29/105

    摘要： According to example embodiments, a semiconductor device includes horizontal patterns stacked on a substrate. The horizontal patterns define an opening through the horizontal patterns. A first core pattern is in the opening. A second core pattern is in the opening on the first core pattern. A first active pattern is between the first core pattern and the horizontal patterns. A second active pattern containing a first element is between the second core pattern and the horizontal patterns. The second active pattern contains the first element at a higher concentration than a concentration of the first element in the second core pattern.

    摘要翻译： 根据示例性实施例，半导体器件包括堆叠在衬底上的水平图案。 水平图案通过水平图案定义开口。 第一个核心模式是在开幕。 第一个核心模式是第一个核心模式的开放。 第一活动模式在第一芯图案和水平图案之间。 包含第一元件的第二活动图案位于第二芯图案和水平图案之间。 第二活性图案含有比第二芯图案中的第一元素的浓度高的浓度的第一元素。

    Semiconductor device including a first core pattern under a second core pattern
    4.
    发明授权
    Semiconductor device including a first core pattern under a second core pattern 有权
    半导体器件包括在第二芯图案下的第一芯图案

    公开(公告)号：US09129857B2

    公开(公告)日：2015-09-08

    申请号：US13560022

    申请日：2012-07-27

    申请人： Bi-O Kim ,  Byong-Ju Kim ,  Jung-Geun Jee ,  Jin-Gyun Kim ,  Jae-Young Ahn ,  Ki-Hyun Hwang

    发明人： Bi-O Kim ,  Byong-Ju Kim ,  Jung-Geun Jee ,  Jin-Gyun Kim ,  Jae-Young Ahn ,  Ki-Hyun Hwang

    IPC分类号： H01L29/792 ,  H01L27/115 ,  H01L21/336

    CPC分类号： H01L27/1157 ,  H01L27/11582 ,  H01L29/105

    摘要： According to example embodiments, a semiconductor device includes horizontal patterns stacked on a substrate. The horizontal patterns define an opening through the horizontal patterns. A first core pattern is in the opening. A second core pattern is in the opening on the first core pattern. A first active pattern is between the first core pattern and the horizontal patterns. A second active pattern containing a first element is between the second core pattern and the horizontal patterns. The second active pattern contains the first element at a higher concentration than a concentration of the first element in the second core pattern.

    摘要翻译： 根据示例性实施例，半导体器件包括堆叠在衬底上的水平图案。 水平图案通过水平图案定义开口。 第一个核心模式是在开幕。 第一个核心模式是第一个核心模式的开放。 第一活动模式在第一芯图案和水平图案之间。 包含第一元件的第二活动图案位于第二芯图案和水平图案之间。 第二活性图案含有比第二芯图案中的第一元素的浓度高的浓度的第一元素。

    Vertical memory devices including indium and/or gallium channel doping
    5.
    发明授权
    Vertical memory devices including indium and/or gallium channel doping 有权
    垂直存储器件包括铟和/或镓通道掺杂

    公开(公告)号：US08497555B2

    公开(公告)日：2013-07-30

    申请号：US13298728

    申请日：2011-11-17

    申请人： Jin-Gyun Kim ,  Ki-Hyun Hwang ,  Sung-Hae Lee ,  Ji-Hoon Choi

    发明人： Jin-Gyun Kim ,  Ki-Hyun Hwang ,  Sung-Hae Lee ,  Ji-Hoon Choi

    IPC分类号： H01L29/792 ,  G11C11/40

    CPC分类号： H01L29/7926 ,  H01L27/11582 ,  H01L29/1041 ,  H01L29/167 ,  H01L29/7923

    摘要： A vertical memory device may include a substrate, a first selection line on the substrate, a plurality of word lines on the first selection line, a second selection line on the plurality of word lines, and a semiconductor channel. The first selection line may be between the plurality of word lines and the substrate, and the plurality of word lines may be between the first and second selection lines. Moreover, the first and second selection lines and the plurality of word lines may be spaced apart in a direction perpendicular with respect to a surface of the substrate. The semiconductor channel may extend away from the surface of the substrate adjacent sidewalls of the first and second selection lines and the plurality of word lines. In addition, portions of the semiconductor channel adjacent the second selection line may be doped with indium and/or gallium. Related methods are also discussed.

    摘要翻译： 垂直存储器件可以包括衬底，衬底上的第一选择线，第一选择线上的多个字线，多个字线上的第二选择线，以及半导体沟道。 第一选择线可以在多个字线和衬底之间，并且多个字线可以在第一和第二选择线之间。 此外，第一选择线和第二选择线和多个字线可以在与衬底的表面垂直的方向上间隔开。 半导体通道可以延伸离开衬底的与第一和第二选择线和多个字线的侧壁相邻的表面。 此外，与第二选择线相邻的半导体通道的部分可以掺杂铟和/或镓。 还讨论了相关方法。

    SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
    6.
    发明申请
    SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME 有权
    半导体器件及其制造方法

    公开(公告)号：US20140084357A1

    公开(公告)日：2014-03-27

    申请号：US13949447

    申请日：2013-07-24

    申请人： Ji-Hoon Choi ,  Dong-Kyum Kim ,  Jin-Gyun Kim ,  Su-Jin Shin ,  Sang-Hoon Lee ,  Ki-Hyun Hwang

    发明人： Ji-Hoon Choi ,  Dong-Kyum Kim ,  Jin-Gyun Kim ,  Su-Jin Shin ,  Sang-Hoon Lee ,  Ki-Hyun Hwang

    IPC分类号： H01L29/792 ,  H01L21/28

    CPC分类号： H01L27/11582 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02236 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/28008 ,  H01L21/28282 ,  H01L27/1157 ,  H01L29/7926

    摘要： A semiconductor device is provided. The semiconductor includes a plurality of interlayer insulating layers and a plurality of gate electrodes alternately stacked in a first direction on a substrate. The plurality of interlayer insulating layers and the plurality of gate electrodes constitute a side surface extended in the first direction. A gate dielectric layer is disposed on the side surface. A channel pattern is disposed on the gate dielectric layer. The gate dielectric layer includes a protective pattern, a charge trap layer, and a tunneling layer. The protective pattern includes a portion disposed on a corresponding gate electrode of the plurality of gate electrodes. The charge trap layer is disposed on the protective pattern. The tunneling layer is disposed between the charge trap layer and the channel pattern. The protective pattern is denser than the charge trap layer.

    摘要翻译： 提供半导体器件。 半导体包括在基板上沿第一方向交替堆叠的多个层间绝缘层和多个栅极电极。 多个层间绝缘层和多个栅电极构成在第一方向上延伸的侧面。 栅电介质层设置在侧表面上。 沟道图案设置在栅介质层上。 栅介质层包括保护图案，电荷陷阱层和隧穿层。 保护图案包括设置在多个栅电极的对应的栅电极上的部分。 电荷陷阱层设置在保护图案上。 隧道层设置在电荷陷阱层和沟道图案之间。 保护图案比电荷陷阱层更致密。

    SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
    7.
    发明申请
    SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME 审中-公开
    半导体器件及其制造方法

    公开(公告)号：US20160133643A1

    公开(公告)日：2016-05-12

    申请号：US14995586

    申请日：2016-01-14

    申请人： Ji-Hoon Choi ,  Dong-Kyum Kim ,  Jin-Gyun Kim ,  Su-Jin Shin ,  Sang-Hoon Lee ,  Ki-Hyun Hwang

    发明人： Ji-Hoon Choi ,  Dong-Kyum Kim ,  Jin-Gyun Kim ,  Su-Jin Shin ,  Sang-Hoon Lee ,  Ki-Hyun Hwang

    IPC分类号： H01L27/115 ,  H01L21/28 ,  H01L21/02

    CPC分类号： H01L27/11582 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02236 ,  H01L21/02252 ,  H01L21/02255 ,  H01L21/28008 ,  H01L21/28282 ,  H01L27/1157 ,  H01L29/7926

    摘要： A semiconductor device is provided. The semiconductor includes a plurality of interlayer insulating layers and a plurality of gate electrodes alternately stacked in a first direction on a substrate. The plurality of interlayer insulating layers and the plurality of gate electrodes constitute a side surface extended in the first direction. A gate dielectric layer is disposed on the side surface. A channel pattern is disposed on the gate dielectric layer. The gate dielectric layer includes a protective pattern, a charge trap layer, and a tunneling layer. The protective pattern includes a portion disposed on a corresponding gate electrode of the plurality of gate electrodes. The charge trap layer is disposed on the protective pattern. The tunneling layer is disposed between the charge trap layer and the channel pattern. The protective pattern is denser than the charge trap layer.

    摘要翻译： 提供半导体器件。 半导体包括在基板上沿第一方向交替堆叠的多个层间绝缘层和多个栅电极。 多个层间绝缘层和多个栅电极构成在第一方向上延伸的侧面。 栅电介质层设置在侧表面上。 沟道图案设置在栅介质层上。 栅介质层包括保护图案，电荷陷阱层和隧穿层。 保护图案包括设置在多个栅电极的对应的栅电极上的部分。 电荷陷阱层设置在保护图案上。 隧道层设置在电荷陷阱层和沟道图案之间。 保护图案比电荷陷阱层更致密。