公开(公告)号：US06182189B2

公开(公告)日：2001-01-30

申请号：US09002691

申请日：1998-01-05

申请人： Ranjeet Alexis ,  Peter K. Hazen ,  Charles W. Brown ,  Robert E. Larsen

发明人： Ranjeet Alexis ,  Peter K. Hazen ,  Charles W. Brown ,  Robert E. Larsen

IPC分类号： G06F1300

CPC分类号： G06F13/4243

摘要： An interface for a read-while-write memory. A memory device includes a single-chip memory array and an interface that is responsive to one or more commands to configure the memory array in a read-while-write configuration.

摘要翻译： 读写时存储器的接口。 存储器件包括单芯片存储器阵列和响应于一个或多个命令以配置读写配置的存储器阵列的接口。

公开(公告)号：US6088264A

公开(公告)日：2000-07-11

申请号：US2649

申请日：1998-01-05

申请人： Peter K. Hazen ,  Ranjeet Alexis ,  Robert E. Larsen ,  Charles W. Brown ,  Sanjay Talreja

发明人： Peter K. Hazen ,  Ranjeet Alexis ,  Robert E. Larsen ,  Charles W. Brown ,  Sanjay Talreja

IPC分类号： G11C16/02 ,  G11C16/10 ,  G11C16/26 ,  G11C16/04

CPC分类号： G11C16/10 ,  G11C16/26 ,  G11C2216/22

摘要： A method and apparatus for partitioning a flash memory device is provided. The flash memory device includes a plurality of partitions, each partition able to be read, written, or erased simultaneously with the other partitions.

摘要翻译： 提供了一种用于分区闪速存储器件的方法和装置。 闪存设备包括多个分区，每个分区能够与其他分区同时读取，写入或擦除。

公开(公告)号：US06223290B1

公开(公告)日：2001-04-24

申请号：US09074475

申请日：1998-05-07

申请人： Robert E. Larsen ,  Peter K. Hazen ,  Sandeep K. Guliani ,  Robert N. Hasbun ,  Sanjay S. Talreja ,  Collin Ong ,  Charles W. Brown ,  Terry L. Kendall

发明人： Robert E. Larsen ,  Peter K. Hazen ,  Sandeep K. Guliani ,  Robert N. Hasbun ,  Sanjay S. Talreja ,  Collin Ong ,  Charles W. Brown ,  Terry L. Kendall

IPC分类号： H04B116

CPC分类号： H04W12/12 ,  H04W88/02

摘要： A method and apparatus for controlling use of an electronic system is described. Use of the electronic system is controlled by programming at least one unique code into an auxiliary memory of the electronic system. The auxiliary memory is a permanently lockable memory that is located outside of a main memory array space. The unique code is compared to at least one component code. Use of the electronic system is controlled based on a predefined relationship between the unique code and the component code.

摘要翻译： 描述了一种用于控制电子系统的使用的方法和装置。 通过将至少一个唯一代码编程到电子系统的辅助存储器中来控制电子系统的使用。 辅助存储器是位于主存储器阵列空间外部的永久可锁存储器。 将唯一代码与至少一个组件代码进行比较。 基于唯一代码和组件代码之间的预定关系来控制电子系统的使用。

公开(公告)号：US6150835A

公开(公告)日：2000-11-21

申请号：US75430

申请日：1998-05-08

申请人： Peter K. Hazen ,  Sandeep K. Guliani ,  Robert E. Larsen

发明人： Peter K. Hazen ,  Sandeep K. Guliani ,  Robert E. Larsen

IPC分类号： G11C7/00 ,  G05F1/10 ,  G05F3/02 ,  H03K19/173 ,  H03K19/177 ,  H01L25/00 ,  H03K5/22

CPC分类号： H03K19/17748 ,  H03K19/1778

摘要： A programmable logic device that includes a voltage input and a detection circuit coupled to the voltage input is described. The detection circuit detects whether a voltage applied to the voltage input exceeds a predetermined value. The programmable logic device also includes a configuration circuit coupled to the detection circuit. The configuration circuit configures the programmable logic device to receive a current sufficient for program and erase operations through the voltage input in response to the detection circuit detecting that the voltage exceeds the predetermined value.

摘要翻译： 描述了包括电压输入和耦合到电压输入的检测电路的可编程逻辑器件。 检测电路检测施加到电压输入的电压是否超过预定值。 可编程逻辑器件还包括耦合到检测电路的配置电路。 配置电路配置可编程逻辑器件，以响应于检测电路检测到电压超过预定值，通过电压输入接收足以进行编程和擦除操作的电流。

公开(公告)号：US6148360A

公开(公告)日：2000-11-14

申请号：US718216

申请日：1996-09-20

申请人： David A. Leak ,  Fasil G. Bekele ,  Thomas C. Price ,  Alan E. Baker ,  Charles W. Brown ,  Peter K. Hazen ,  Vishram Prakash Dalvi ,  Rodney R. Rozman ,  Christopher John Haid ,  Jerry Kreifels

发明人： David A. Leak ,  Fasil G. Bekele ,  Thomas C. Price ,  Alan E. Baker ,  Charles W. Brown ,  Peter K. Hazen ,  Vishram Prakash Dalvi ,  Rodney R. Rozman ,  Christopher John Haid ,  Jerry Kreifels

IPC分类号： G06F12/00 ,  G11C16/10 ,  G11C16/26 ,  G06F13/24

CPC分类号： G11C16/10 ,  G11C16/26 ,  G11C2216/20

摘要： A method and apparatus suspend a program operation in a nonvolatile writeable memory. The nonvolatile writeable memory includes a memory array, a command register and memory array control circuitry. The command register decodes a program suspend command and provides a suspend signal as an output. The memory array control circuitry is coupled to receive the suspend signal from the command register. The memory array control circuitry performs a program operation in which data is written to the memory array. The memory array control circuitry suspends the program operation upon receiving the suspend signal.

摘要翻译： 方法和装置将程序操作挂起在非易失性可写存储器中。 非易失性可写存储器包括存储器阵列，命令寄存器和存储器阵列控制电路。 命令寄存器解码程序挂起命令并提供挂起信号作为输出。 存储器阵列控制电路被耦合以从命令寄存器接收挂起信号。 存储器阵列控制电路执行将数据写入存储器阵列的程序操作。 存储器阵列控制电路在接收到暂停信号时暂停编程操作。

公开(公告)号：US5940861A

公开(公告)日：1999-08-17

申请号：US717268

申请日：1996-09-20

申请人： Charles W. Brown ,  Peter K. Hazen

发明人： Charles W. Brown ,  Peter K. Hazen

IPC分类号： G11C16/10 ,  G11C16/26 ,  G06F12/02

CPC分类号： G11C16/26 ,  G11C16/10 ,  G11C2216/20

摘要： A method and apparatus suspend operations in a flash memory in order to read code from the flash memory. A system comprises a processor and a nonvolatile writeable memory coupled together. A non-read operation is preempted in the nonvolatile writeable memory responsive to an input at a pin of the nonvolatile writeable memory. The preemption occurs by either suspending the non-read operation or aborting the non-read operation. Code is read from the nonvolatile writeable memory and provided to the processor. Subsequently, the non-read operation is resumed at where it was suspended, or is started anew.

摘要翻译： 一种方法和装置将闪存中的操作暂停以便从闪速存储器读取代码。 系统包括耦合在一起的处理器和非易失性可写存储器。 响应于在非易失性可写存储器的引脚处的输入，非易失性可写存储器中的非读操作被抢占。 抢占是通过暂停非读操作或中止非读操作来实现的。 代码从非易失性可写存储器读取并提供给处理器。 随后，非读取操作在停止的位置恢复，或重新启动。

公开(公告)号：US06201739B1

公开(公告)日：2001-03-13

申请号：US08717214

申请日：1996-09-20

申请人： Charles W. Brown ,  Peter K. Hazen

发明人： Charles W. Brown ,  Peter K. Hazen

IPC分类号： G11C1604

CPC分类号： G06F9/4406 ,  G06F9/4403 ,  G06F9/44573 ,  G11C16/16 ,  G11C2216/20

摘要： A method and apparatus for preempting an operation in a nonvolatile writeable memory is performed using a pin. Preempting an operation is accomplished by either suspending the operation or by aborting the operation. Once an operation is suspended in the nonvolatile writeable memory, other operations can then be performed. Subsequently the suspended operation may be resumed.

摘要翻译： 使用引脚执行用于抢占非易失性可写存储器中的操作的方法和装置。 通过暂停操作或中止操作来实现操作。 一旦在非易失性可写存储器中暂停操作，则可以执行其他操作。 随后可以恢复暂停的操作。

公开(公告)号：US5937424A

公开(公告)日：1999-08-10

申请号：US807385

申请日：1997-02-27

申请人： David A. Leak ,  Fasil G. Bekele ,  Thomas C. Price ,  Alan E. Baker ,  Charles W. Brown ,  Peter K. Hazen ,  Vishram Prakash Dalvi ,  Rodney R. Rozman ,  Christopher John Haid ,  Jerry Kreifels

发明人： David A. Leak ,  Fasil G. Bekele ,  Thomas C. Price ,  Alan E. Baker ,  Charles W. Brown ,  Peter K. Hazen ,  Vishram Prakash Dalvi ,  Rodney R. Rozman ,  Christopher John Haid ,  Jerry Kreifels

IPC分类号： G06F12/00 ,  G11C16/10 ,  G11C16/26 ,  G11C11/34

CPC分类号： G11C16/10 ,  G11C16/26 ,  G11C2216/20

摘要： A method and apparatus suspend a program operation in a nonvolatile writeable memory. The nonvolatile writeable memory includes a memory array, a command register, and memory array control circuitry. The command register decodes a program suspend command and provides a suspend signal as an output. The memory array control circuitry is coupled to receive the suspend signal from the command register. The memory array control circuitry performs a program operation in which data is written to the memory array. The memory array control circuitry suspends the program operation upon receiving the suspend signal.

摘要翻译： 方法和装置将程序操作挂起在非易失性可写存储器中。 非易失性可写存储器包括存储器阵列，命令寄存器和存储器阵列控制电路。 命令寄存器解码程序挂起命令并提供挂起信号作为输出。 存储器阵列控制电路被耦合以从命令寄存器接收挂起信号。 存储器阵列控制电路执行将数据写入存储器阵列的程序操作。 存储器阵列控制电路在接收到暂停信号时暂停编程操作。

公开(公告)号：US06633950B1

公开(公告)日：2003-10-14

申请号：US09653768

申请日：2000-09-01

申请人： Charles W. Brown ,  Peter K. Hazen

发明人： Charles W. Brown ,  Peter K. Hazen

IPC分类号： G06F1200

CPC分类号： G06F9/4406 ,  G06F9/4403 ,  G06F9/44573 ,  G11C16/16 ,  G11C2216/20

摘要： A method and apparatus for preempting an operation in a nonvolatile writeable memory is performed using a pin. Preempting an operation is accomplished by either suspending the operation or by aborting the operation. Once an operation is suspended in the nonvolatile writeable memory, other operations can then be performed. Subsequently the suspended operation may be resumed.

摘要翻译： 使用引脚执行用于抢占非易失性可写存储器中的操作的方法和装置。 通过暂停操作或中止操作来实现操作。 一旦在非易失性可写存储器中暂停操作，则可以执行其他操作。 随后可以恢复暂停的操作。

公开(公告)号：US5280447A

公开(公告)日：1994-01-18

申请号：US901275

申请日：1992-06-19

申请人： Peter K. Hazen ,  Sanjay S. Talreja ,  Sherif R. B. Sweha

发明人： Peter K. Hazen ,  Sanjay S. Talreja ,  Sherif R. B. Sweha

IPC分类号： G11C5/02 ,  G11C5/06 ,  G11C8/12 ,  G11C11/34

CPC分类号： G11C8/12 ,  G11C5/025 ,  G11C5/063

摘要： A nonvolatile memory includes a first block and a second block. The first block comprises a first memory cell and a first source line coupled to a source of the first memory cell. The second block comprises a second memory cell and a second source line coupled to a source of the second memory cell. A first source switch is coupled to the first source line for selectively coupling a first potential, a second potential, and a third potential to the first source line. The second potential has a voltage intermediate between the first potential and the third potential. A second source switch is coupled to the second source line for selectively coupling one of the first, second, and third potentials to the second source line. A block select circuit receives a block address for selecting one of the first and second source switches to couple one of the first, second, and third potentials to its respective one of the first and second source lines. A configuration cell is coupled to the block select circuit for configuring block operations of the first and second blocks. When the configuration cell is in a first voltage state, the configuration cell causes the block select circuit to separately select one of the first and second source switches depending upon the address received. When the configuration cell is in a second voltage state, the configuration cell causes the block select circuit to collectively select the first and second source switches.

摘要翻译： 非易失性存储器包括第一块和第二块。 第一块包括耦合到第一存储器单元的源的第一存储单元和第一源极线。 第二块包括耦合到第二存储单元的源的第二存储单元和第二源极线。 第一源开关耦合到第一源极线，用于选择性地将第一电位，第二电位和第三电位耦合到第一源极线。 第二电位具有介于第一电势和第三电位之间的电压。 第二源开关耦合到第二源极线，用于选择性地将第一，第二和第三电位中的一个耦合到第二源极线。 块选择电路接收用于选择第一和第二源开关之一的块地址，以将第一，第二和第三电位中的一个耦合到其第一和第二源极线中的相应一个。 配置单元耦合到块选择电路，用于配置第一和第二块的块操作。 当配置单元处于第一电压状态时，配置单元使得块选择电路根据所接收的地址分别选择第一和第二源开关之一。 当配置单元处于第二电压状态时，配置单元使块选择电路集体选择第一和第二源开关。