利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

184 条记录 (耗时 0.032 秒)

    F-RAM device with current mirror sense amp
    122.
    发明申请
    F-RAM device with current mirror sense amp 有权
    带有电流镜像放大器的F-RAM器件

    公开(公告)号：US20100302834A1

    公开(公告)日：2010-12-02

    申请号：US12856305

    申请日：2010-08-13

    申请人： Hugh P. McAdams ,  Scott R. Summerfelt

    发明人： Hugh P. McAdams ,  Scott R. Summerfelt

    IPC分类号： G11C11/22

    CPC分类号： G11C7/065 ,  G11C11/22 ,  G11C2207/063

    摘要： A F-RAM memory device containing a current mirror sense amp. A F-RAM memory device containing a current mirror sense amp coupled to a negative voltage generator. A method of reading data from and restoring data back into F-RAM cells in a 2T2C F-RAM device containing a current mirror sense amp. A method of reading data from and restoring data back into F-RAM cells in a 1T1C F-RAM device.

    摘要翻译： 包含电流镜感应放大器的F-RAM存储器件。 包含耦合到负电压发生器的电流镜检测放大器的F-RAM存储器件。 一种在包含电流镜像放大器的2T2C F-RAM器件中读取数据并将数据恢复回F-RAM单元的方法。 从1T1C F-RAM设备读取数据并将数据恢复回F-RAM单元的方法。

    F-RAM Device with Current Mirror Sense Amp
    123.
    发明申请
    F-RAM Device with Current Mirror Sense Amp 有权
    带现行镜像感应放大器的F-RAM设备

    公开(公告)号：US20100195368A1

    公开(公告)日：2010-08-05

    申请号：US12362972

    申请日：2009-01-30

    申请人： Hugh P. McAdams ,  Scott R. Summerfelt

    发明人： Hugh P. McAdams ,  Scott R. Summerfelt

    IPC分类号： G11C11/22 ,  G11C7/06 ,  G11C7/00

    CPC分类号： G11C7/065 ,  G11C11/22 ,  G11C2207/063

    摘要： A F-RAM memory device containing a current mirror sense amp. A F-RAM memory device containing a current mirror sense amp coupled to a negative voltage generator. A method of reading data from and restoring data back into F-RAM cells in a 2T2C F-RAM device containing a current mirror sense amp. A method of reading data from and restoring data back into F-RAM cells in a 1T1C F-RAM device.

    摘要翻译： 包含电流镜感应放大器的F-RAM存储器件。 包含耦合到负电压发生器的电流镜检测放大器的F-RAM存储器件。 在包含电流镜像放大器的2T2C F-RAM器件中读取数据并将数据恢复回F-RAM单元的方法。 从1T1C F-RAM设备读取数据并将数据恢复回F-RAM单元的方法。

    Contact and VIA Interconnects Using Metal Around Dielectric Pillars
    124.
    发明申请
    Contact and VIA Interconnects Using Metal Around Dielectric Pillars 有权
    接触和VIA互连使用电介质支架附近的金属

    公开(公告)号：US20100038749A1

    公开(公告)日：2010-02-18

    申请号：US12429375

    申请日：2009-04-24

    申请人： Scott R. Summerfelt

    发明人： Scott R. Summerfelt

    IPC分类号： H01L23/535 ,  H01L29/86 ,  H01L21/768

    CPC分类号： H01L21/76885 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/5227 ,  H01L23/5286 ,  H01L23/53214 ,  H01L23/53228 ,  H01L23/53242 ,  H01L23/53257 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An integrated circuit containing a vertical interconnect that includes a region of interconnect metal continuously surrounding one or more dielectric pillars. The vertical interconnect electrically contacts a top surface of a lower conductive structure. An upper conductive structure contacts a top surface of the vertical interconnect. A process of forming an integrated circuit that includes forming a vertical interconnect that has a region of interconnect metal continuously surrounding one or more dielectric pillars. The vertical interconnect electrically contacts a top surface of a lower conductive structure, and an upper conductive structure contacts a top surface of the vertical interconnect.

    摘要翻译： 一种包含垂直互连的集成电路，其包括连续围绕一个或多个介电柱的互连金属区域。 垂直互连电接触下导电结构的顶表面。 上导电结构接触垂直互连的顶表面。 形成集成电路的过程包括形成具有连续围绕一个或多个介电柱的互连金属区域的垂直互连。 垂直互连电接触下导电结构的顶表面，并且上导电结构接触垂直互连的顶表面。

    METHOD FOR ETCHING A SUBSTRATE AND A DEVICE FORMED USING THE METHOD
    126.
    发明申请
    METHOD FOR ETCHING A SUBSTRATE AND A DEVICE FORMED USING THE METHOD 审中-公开
    用于蚀刻基板的方法和使用该方法形成的器件

    公开(公告)号：US20080303141A1

    公开(公告)日：2008-12-11

    申请号：US12137692

    申请日：2008-06-12

    申请人： K.R. Udayakumar ,  Ted S. Moise ,  Scott R. Summerfelt ,  Martin G. Albrecht ,  William W. Dostalik, JR. ,  Francis G. Celii

    发明人： K.R. Udayakumar ,  Ted S. Moise ,  Scott R. Summerfelt ,  Martin G. Albrecht ,  William W. Dostalik, JR. ,  Francis G. Celii

    IPC分类号： H01L23/535

    CPC分类号： H01L21/31116 ,  H01L21/31616 ,  H01L21/76895 ,  H01L28/55

    摘要： The present invention provides a method for etching a substrate, a method for forming an integrated circuit, an integrated circuit formed using the method, and an integrated circuit. The method for etching a substrate includes, among other steps, providing a substrate 140 having an aluminum oxide etch stop layer 130 located thereunder, and then etching an opening 150, 155, in the substrate 140 using an etchant comprising carbon oxide, a fluorocarbon, an etch rate modulator, and an inert carrier gas, wherein a flow rate of the carbon oxide is greater than about 80 sccm and the etchant is selective to the aluminum oxide etch stop layer 130. The aluminum oxide etch stop layer may also be used in the back-end of advanced CMOS processes as a via etch stop layer.

    摘要翻译： 本发明提供了蚀刻基板的方法，集成电路的形成方法，使用该方法形成的集成电路和集成电路。 除了其它步骤之外，用于蚀刻衬底的方法包括提供具有位于其下方的氧化铝蚀刻停止层130的衬底140，然后使用包含碳氧化物，碳氟化合物的蚀刻剂在衬底140中蚀刻开口150,155， 蚀刻速率调制器和惰性载气，其中碳氧化物的流速大于约80sccm，蚀刻剂对氧化铝蚀刻停止层130是选择性的。氧化铝蚀刻停止层也可以用于 高级CMOS工艺的后端作为通孔蚀刻停止层。

    Ferroelectric capacitor hydrogen barriers and methods for fabricating the same
    127.
    发明授权
    Ferroelectric capacitor hydrogen barriers and methods for fabricating the same 有权
    铁电电容器氢屏障及其制造方法

    公开(公告)号：US07183602B2

    公开(公告)日：2007-02-27

    申请号：US11033224

    申请日：2005-01-11

    申请人： K. R. Udayakumar ,  Theodore S. Moise ,  Scott R. Summerfelt

    发明人： K. R. Udayakumar ,  Theodore S. Moise ,  Scott R. Summerfelt

    IPC分类号： H01L29/76 ,  H01L29/94

    CPC分类号： H01L27/11507 ,  H01L28/57

    摘要： Hydrogen barriers and fabrication methods are provided for protecting ferroelectric capacitors (CFE) from hydrogen diffusion in semiconductor devices (102), wherein nitrided aluminum oxide (N—AlOx) is formed over a ferroelectric capacitor (CFE), and one or more silicon nitride layers (112, 117) are formed over the nitrided aluminum oxide (N—AlOx). Hydrogen barriers are also provided in which an aluminum oxide (AlOx, N—AlOx) is formed over the ferroelectric capacitors (CFE), with two or more silicon nitride layers (112, 117) formed over the aluminum oxide (AlOx, N—AlOx), wherein the second silicon nitride layer (112) comprises a low silicon-hydrogen SiN material.

    摘要翻译： 提供氢屏障和制造方法用于在半导体器件（102）中保护铁电电容器（C LIMIT）免受氢扩散，其中氮化的氧化铝（N-AlOx）形成在铁电电容器（C < 在氮化的氧化铝（N-AlOx）上形成一个或多个氮化硅层（112,117）。 还提供了氢屏障，其中在铁电电容器（CFE）上形成氧化铝（AlOx，N-AlOx），其上形成有两个或更多个氮化硅层（112,117） 氧化铝（AlOx，N-AlOx），其中第二氮化硅层（112）包括低硅氢SiN材料。

    FeRAM capacitor stack etch
    128.
    发明授权
    FeRAM capacitor stack etch 有权
    FeRAM电容堆栈蚀刻

    公开(公告)号：US07029925B2

    公开(公告)日：2006-04-18

    申请号：US10968721

    申请日：2004-10-19

    申请人： Francis G. Celii ,  Scott R. Summerfelt ,  Mahesh Thakre

    发明人： Francis G. Celii ,  Scott R. Summerfelt ,  Mahesh Thakre

    IPC分类号： H01L21/00 ,  H01L21/8242

    CPC分类号： H01L27/11502 ,  H01L21/31122 ,  H01L21/31691 ,  H01L21/32139 ,  H01L27/11507 ,  H01L28/55

    摘要： The present invention is directed to a method of forming an FeRAM integrated circuit, which includes performing a capacitor stack etch to define the FeRAM capacitor. The method comprises etching a PZT ferroelectric layer with a high temperature BCl3 etch which provides substantial selectivity with respect to the hard mask. Alternatively, the PZT ferroelectric layer is etch using a low temperature fluorine component etch chemistry such as CHF3 to provide a non-vertical PZT sidewall profile. Such a profile prevents conductive material associated with a subsequent bottom electrode layer etch from depositing on the PZT sidewall, thereby preventing leakage or a “shorting out” of the resulting FeRAM capacitor.

    摘要翻译： 本发明涉及形成FeRAM集成电路的方法，其包括执行电容器堆叠蚀刻以限定FeRAM电容器。 该方法包括用提供相对于硬掩模的实质选择性的高温BCl 3 N 3蚀刻来蚀刻PZT铁电层。 或者，PZT铁电层是使用诸如CHF 3 N 3的低温氟成分蚀刻化学品进行蚀刻，以提供非垂直PZT侧壁轮廓。 这种轮廓防止与随后的底部电极层蚀刻相关联的导电材料沉积在PZT侧壁上，从而防止所得FeRAM电容器的泄漏或“短路”。