公开(公告)号：US20090154040A1

公开(公告)日：2009-06-18

申请号：US12371794

申请日：2009-02-16

申请人： Yueh-Ming Tung ,  Kuo-Yang Sun ,  Chia-Ming Yang ,  Chung-Lun Lee ,  Jin-Chun Wen ,  Yuan-Wei Liu ,  Wei-Mao Hung

发明人： Yueh-Ming Tung ,  Kuo-Yang Sun ,  Chia-Ming Yang ,  Chung-Lun Lee ,  Jin-Chun Wen ,  Yuan-Wei Liu ,  Wei-Mao Hung

IPC分类号： H02H9/04 ,  H05K3/30

CPC分类号： H05K1/0259 ,  H05K2201/09336 ,  H05K2201/09354 ,  H05K2201/10159 ,  Y10T29/4913

摘要： A memory card with electrostatic discharge (ESD) protection and a manufacturing method thereof are provided. The memory card includes a circuit board, a set of contacts, at least one chip and an ESD protection path. The signal paths of the board is not exposed at the edge of the circuit board. The ESD protection path for transmitting ESD current is disposed on the circuit board. Furthermore, a part of the ESD protection path extends to the edge of the circuit board.

摘要翻译： 提供一种具有静电放电（ESD）保护的存储卡及其制造方法。 存储卡包括电路板，一组触点，至少一个芯片和ESD保护路径。 板的信号路径不暴露在电路板的边缘。 用于传输ESD电流的ESD保护路径设置在电路板上。 此外，ESD保护路径的一部分延伸到电路板的边缘。

公开(公告)号：US07471339B2

公开(公告)日：2008-12-30

申请号：US10908743

申请日：2005-05-24

申请人： Sterling Smith ,  Chia-Ming Yang ,  Chih-Shiun Lu

发明人： Sterling Smith ,  Chia-Ming Yang ,  Chih-Shiun Lu

IPC分类号： H03M1/12

CPC分类号： H03M1/1028 ,  H03M1/1215

摘要： A high-speed video signal processing system, which includes a reception end for receiving analog signals; a plurality of analog to digital converters coupled to the reception end for converting analog signals received from the reception end to digital signals according to control signals; and an interleaving controller coupled to the plurality of analog to digital converters for generating the control signals to selectively enable the plurality of analog to digital converters according to a predetermined sequence.

摘要翻译： 一种高速视频信号处理系统，包括用于接收模拟信号的接收端; 耦合到接收端的多个模数转换器，用于根据控制信号将从接收端接收的模拟信号转换成数字信号; 以及耦合到所述多个模数转换器的交织控制器，用于产生所述控制信号，以根据预定顺序选择性地启用所述多个模数转换器。

公开(公告)号：US20080113472A1

公开(公告)日：2008-05-15

申请号：US11979792

申请日：2007-11-08

申请人： Yueh Ming Tung ,  Kuo Yang Sun ,  Chia Ming Yang ,  Hung Tai Mai ,  Hui Chi Liu

发明人： Yueh Ming Tung ,  Kuo Yang Sun ,  Chia Ming Yang ,  Hung Tai Mai ,  Hui Chi Liu

IPC分类号： H01L21/58 ,  B32B5/16 ,  B32B7/12

CPC分类号： H01L24/29 ,  H01L21/6835 ,  H01L24/27 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L25/50 ,  H01L2224/05624 ,  H01L2224/274 ,  H01L2224/27436 ,  H01L2224/2919 ,  H01L2224/29198 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/83139 ,  H01L2224/83191 ,  H01L2224/83856 ,  H01L2224/85 ,  H01L2225/0651 ,  H01L2225/06572 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/0665 ,  H01L2924/07802 ,  H01L2924/181 ,  H01L2924/19015 ,  H01L2924/19103 ,  Y10T428/25 ,  Y10T428/28 ,  H01L2924/00 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

摘要： A film includes a removable base material, a resin layer and a plurality of arc elastomers. The resin layer is a partially-cured resin which is in a half-melting state with viscosity at a temperature higher than a first temperature and in a solid state without viscosity at a temperature lower than a second temperature, and the resin layer in a solid state is adhered on the base material. The arc elastomers are disposed inside the resin layer. The present invention further provides a chip packaging process using the film.

摘要翻译： 膜包括可移除的基底材料，树脂层和多个弧形弹性体。 树脂层是部分固化的树脂，其处于比第一温度高的粘度的半熔融状态，并且在低于第二温度的温度下没有粘度的固态，并且固体中的树脂层 状态粘附在基材上。 电弧弹性体设置在树脂层的内部。 本发明进一步提供使用该膜的芯片封装方法。

公开(公告)号：US20080007932A1

公开(公告)日：2008-01-10

申请号：US11531000

申请日：2006-09-12

申请人： Yueh-Ming Tung ,  Kuo-Yang Sun ,  Chia-Ming Yang ,  Chung-Lun Lee ,  Jin-Chun Wen ,  Yuan-Wei Liu ,  Wei-Mao Hung

发明人： Yueh-Ming Tung ,  Kuo-Yang Sun ,  Chia-Ming Yang ,  Chung-Lun Lee ,  Jin-Chun Wen ,  Yuan-Wei Liu ,  Wei-Mao Hung

IPC分类号： H05K9/00

CPC分类号： H05K1/0259 ,  G06K19/07 ,  G06K19/07732 ,  H05K2201/09336 ,  H05K2201/09354 ,  H05K2201/10159

摘要： A memory card with electrostatic discharge (ESD) protection is provided. The memory card includes a board, a set of contacts, at least one chip and an ESD protection path. The board having a signal path not electrically connected to the edge of the board. The ESD protection path for transmitting ESD current is disposed on the board. Furthermore, a part of the ESD protection path extends to the edge of the board.

摘要翻译： 提供了具有静电放电（ESD）保护的存储卡。 存储卡包括板，一组触点，至少一个芯片和ESD保护路径。 该电路板具有不电连接到电路板边缘的信号路径。 用于传输ESD电流的ESD保护路径配置

公开(公告)号：US20070205493A1

公开(公告)日：2007-09-06

申请号：US11450996

申请日：2006-06-12

申请人： Yueh-Ming Tung ,  Kuo-Yang Sun ,  Chia-Ming Yang ,  Hung-Tai Mai ,  Hui-Ying Hsu

发明人： Yueh-Ming Tung ,  Kuo-Yang Sun ,  Chia-Ming Yang ,  Hung-Tai Mai ,  Hui-Ying Hsu

IPC分类号： H01L23/495

CPC分类号： H01L23/49582 ,  H01L21/568 ,  H01L24/28 ,  H01L24/48 ,  H01L24/97 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/078 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/00012

摘要： A semiconductor package structure is disclosed. The structure includes a lead frame, a semiconductor chip, a plurality of metallic conducting wires, an encapsulation, a barrier layer and a pure tin layer, herein the lead frame has at least one die pad, a plurality of inner leads and outer leads. The semiconductor chip is disposed on the die pad. The metallic conducting wires electrically connect the semiconductor chip and the inner leads. The encapsulation packages of the semiconductor chip, the die pad, the metallic conducting wires and the inner leads. The barrier layer covers each of the outer leads to prevent an inter-metallic compound produced by the outer leads and pure tin. The pure tin layer covers the barrier layer to increase the solder wettability for the outer leads. Besides, a method for manufacturing the semiconductor package structure is disclosed.

摘要翻译： 公开了半导体封装结构。 该结构包括引线框架，半导体芯片，多个金属导线，封装，阻挡层和纯锡层，这里引线框架具有至少一个管芯焊盘，多个内部引线和外部引线。 半导体芯片设置在芯片焊盘上。 金属导线将半导体芯片和内部引线电连接。 半导体芯片，芯片焊盘，金属导线和内部引线的封装封装。 阻挡层覆盖每个外引线，以防止由外引线和纯锡产生的金属间化合物。 纯锡层覆盖阻挡层以增加外引线的焊料润湿性。 此外，公开了一种用于制造半导体封装结构的方法。

公开(公告)号：US07115978B2

公开(公告)日：2006-10-03

申请号：US10711794

申请日：2004-10-06

申请人： Kuo-Yang Sun ,  Chia-Ming Yang

发明人： Kuo-Yang Sun ,  Chia-Ming Yang

IPC分类号： H01L23/495 ,  H01L23/52

CPC分类号： H01L24/16 ,  H01L23/3107 ,  H01L23/49517 ,  H01L23/49548 ,  H01L24/48 ,  H01L2224/13099 ,  H01L2224/16245 ,  H01L2224/48247 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2224/0401 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： A package structure includes a lead frame having a plurality of leads, each of which includes a first recession, at least a first device, and a plurality of solder joints respectively positioned in the first recessions for connecting the first device to the lead frame.

摘要翻译： 封装结构包括具有多个引线的引线框架，每个引线包括第一凹陷，至少第一器件和分别位于第一凹部中的多个焊点，用于将第一器件连接到引线框架。

公开(公告)号：US20130234280A1

公开(公告)日：2013-09-12

申请号：US13421979

申请日：2012-03-16

申请人： ARVIND KUMAR ,  ERIC LAHAUG ,  DEVESH KUMAR DATTA ,  KEEN WAH CHOW ,  CHIA MING YANG ,  CHIEN-CHI LEE ,  FREDERICK DAVID FISHBURN

发明人： ARVIND KUMAR ,  ERIC LAHAUG ,  DEVESH KUMAR DATTA ,  KEEN WAH CHOW ,  CHIA MING YANG ,  CHIEN-CHI LEE ,  FREDERICK DAVID FISHBURN

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L21/76224 ,  H01L27/10847

摘要： A manufacturing method of STI in DRAM includes the following steps. Step 1 is providing a substrate and step 2 is forming at least one trench in the substrate. Step 3 is doping at least one of side portions and bottom portions of the trench with a dopant. Step 4 is forming an oxidation inside the trench and step 5 is providing a planarization step to remove the oxidation. The stress of the corners of STI is reduced so as to modify the defect of the substrate and improve the DRAM variability in retention time.

摘要翻译： DRAM中的STI的制造方法包括以下步骤。 步骤1是提供衬底，步骤2在衬底中形成至少一个沟槽。 步骤3是用掺杂剂掺杂沟槽的侧部和底部中的至少一个。 步骤4在沟槽内形成氧化，步骤5提供平面化步骤以去除氧化。 STI的拐角应力减小，从而改变了基板的缺陷，提高了保留时间的DRAM变化。

公开(公告)号：US08466504B2

公开(公告)日：2013-06-18

申请号：US13231968

申请日：2011-09-14

申请人： Chia-Ming Yang ,  Yao-Hsien Wang ,  Chen-Kang Wei ,  Chien-Chi Lee ,  Ming Yean ,  Yi-Wei Chuang ,  Hsiao-Lung Chiang ,  Hung-Chang Liao ,  Chung-Yuan Lee ,  Ming-Chi Chao

发明人： Chia-Ming Yang ,  Yao-Hsien Wang ,  Chen-Kang Wei ,  Chien-Chi Lee ,  Ming Yean ,  Yi-Wei Chuang ,  Hsiao-Lung Chiang ,  Hung-Chang Liao ,  Chung-Yuan Lee ,  Ming-Chi Chao

IPC分类号： H01L29/94 ,  H01L31/119

CPC分类号： H01L27/10876 ,  H01L21/26506 ,  H01L21/26586 ,  H01L29/1083

摘要： A DRAM with dopant stop layer includes a substrate, a trench-type transistor and a capacitor electrically connected to the trench-type transistor. The trench-type transistor includes a gate structure embedded in the substrate. A source doping region and a drain doping region are disposed in the substrate at two sides of the gate structure. A boron doping region is disposed under the source doping region. A dopant stop layer is disposed within the boron doping region or below the boron doping region. The dopant stop layer includes a dopant selected from the group consisting of C, Si, Ge, Sn, Cl, F and Br.

摘要翻译： 具有掺杂剂停止层的DRAM包括衬底，沟槽型晶体管和电连接到沟槽型晶体管的电容器。 沟槽型晶体管包括嵌入在衬底中的栅极结构。 源极掺杂区域和漏极掺杂区域设置在栅极结构的两侧的衬底中。 硼掺杂区域设置在源极掺杂区域下方。 掺杂剂停止层设置在硼掺杂区域内或硼掺杂区域的下方。 掺杂剂停止层包括选自C，Si，Ge，Sn，Cl，F和Br的掺杂剂。

公开(公告)号：US20120329278A1

公开(公告)日：2012-12-27

申请号：US13165763

申请日：2011-06-21

申请人： Liang-Chuo Ham ,  Chin-Chuan Chih ,  Jiann-Mo Lee ,  Chia-Ming Yang ,  Wen-Yen Chen

发明人： Liang-Chuo Ham ,  Chin-Chuan Chih ,  Jiann-Mo Lee ,  Chia-Ming Yang ,  Wen-Yen Chen

IPC分类号： H01L21/306 ,  B24B57/00

CPC分类号： B24B57/02 ,  B24B3/02 ,  H01L21/32115 ,  H01L21/3212 ,  H01L21/67051 ,  H01L21/6708

摘要： A dispenser for a chemical-mechanical polishing (CMP) apparatus, includes a delivery arm disposed over a polishing pad of a CMP apparatus, at least a slurry delivery groove formed in the delivery arm and extending along a length of the delivery arm, and a plurality of first openings connected to the slurry delivery groove.

摘要翻译： 一种用于化学机械抛光（CMP）设备的分配器，包括设置在CMP设备的抛光垫上的输送臂，至少形成在输送臂中并沿着输送臂的长度延伸的浆料输送槽， 连接到浆料输送槽的多个第一开口。

公开(公告)号：US20120280297A1

公开(公告)日：2012-11-08

申请号：US13231968

申请日：2011-09-14

申请人： Chia-Ming Yang ,  Yao-Hsien Wang ,  Chen-Kang Wei ,  Chien-Chi Lee ,  Ming Yean ,  Yi-Wei Chuang ,  Hsiao-Lung Chiang ,  Hung-Chang Liao ,  Chung-Yuan Lee ,  Ming-Chi Chao

发明人： Chia-Ming Yang ,  Yao-Hsien Wang ,  Chen-Kang Wei ,  Chien-Chi Lee ,  Ming Yean ,  Yi-Wei Chuang ,  Hsiao-Lung Chiang ,  Hung-Chang Liao ,  Chung-Yuan Lee ,  Ming-Chi Chao

IPC分类号： H01L27/108 ,  H01L21/8242

CPC分类号： H01L27/10876 ,  H01L21/26506 ,  H01L21/26586 ,  H01L29/1083

摘要： A DRAM with dopant stop layer includes a substrate, a trench-type transistor and a capacitor electrically connected to the trench-type transistor. The trench-type transistor includes a gate structure embedded in the substrate. A source doping region and a drain doping region are disposed in the substrate at two sides of the gate structure. A boron doping region is disposed under the source doping region. A dopant stop layer is disposed within the boron doping region or below the boron doping region. The dopant stop layer includes a dopant selected from the group consisting of C, Si, Ge, Sn, Cl, F and Br.

摘要翻译： 具有掺杂剂停止层的DRAM包括衬底，沟槽型晶体管和电连接到沟槽型晶体管的电容器。 沟槽型晶体管包括嵌入在衬底中的栅极结构。 源极掺杂区域和漏极掺杂区域设置在栅极结构的两侧的衬底中。 硼掺杂区域设置在源极掺杂区域下方。 掺杂剂停止层设置在硼掺杂区域内或硼掺杂区域的下方。 掺杂剂停止层包括选自C，Si，Ge，Sn，Cl，F和Br的掺杂剂。