公开(公告)号：US07550384B2

公开(公告)日：2009-06-23

申请号：US11760090

申请日：2007-06-08

申请人： Keun Do Ban ,  Cheol Kyu Bok

发明人： Keun Do Ban ,  Cheol Kyu Bok

IPC分类号： H01L21/44

CPC分类号： H01L21/0337 ,  H01L21/02115 ,  H01L21/0214 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/0338 ,  H01L21/3143 ,  H01L21/3146 ,  H01L21/3185

摘要： A method for forming a fine pattern of a semiconductor device includes forming a first hard mask layer over a semiconductor substrate and a second hard mask layer over the first hard mask layer, selectively etching the second hard mask layer and the first hard mask layer by using a line/space mask as an etching mask to form a second hard mask layer pattern and a first hard mask layer pattern, forming an insulating film filling the second hard mask layer pattern and the first hard mask layer pattern, selectively etching the second hard mask layer and its underlying first hard mask layer pattern by using the insulating film as an etching mask to form a fourth hard mask layer pattern overlying a third hard mask layer pattern, removing the insulating film and the fourth hard mask layer pattern, and patterning the semiconductor substrate by using the third hard mask layer pattern as an etching mask, to form a fine pattern.

摘要翻译： 一种形成半导体器件的精细图案的方法包括在半导体衬底上形成第一硬掩模层和在第一硬掩模层上形成第二硬掩模层，通过使用第二硬掩模层和第一硬掩模层选择性地蚀刻第二硬掩模层和第一硬掩模层 线/空间掩模作为蚀刻掩模以形成第二硬掩模层图案和第一硬掩模层图案，形成填充第二硬掩模层图案和第一硬掩模层图案的绝缘膜，选择性地蚀刻第二硬掩模 通过使用绝缘膜作为蚀刻掩模形成覆盖在第三硬掩模层图案上的第四硬掩模层图案，去除绝缘膜和第四硬掩模层图案，以及使半导体图案化的第一硬掩模层图案 通过使用第三硬掩模层图案作为蚀刻掩模来形成精细图案。

公开(公告)号：US20090075485A1

公开(公告)日：2009-03-19

申请号：US12163864

申请日：2008-06-27

申请人： Keun Do BAN ,  Jun Hyeub SUN

发明人： Keun Do BAN ,  Jun Hyeub SUN

IPC分类号： H01L21/308

CPC分类号： H01L21/32139 ,  H01L21/0337 ,  H01L21/28132

摘要： A method for forming a fine pattern of a semiconductor device comprises: forming a first hard mask film and an etch barrier film over a semiconductor substrate; forming a sacrificial pattern over the etch barrier film; forming a spacer on sidewalls of the sacrificial pattern; removing the sacrificial pattern; etching the etch barrier film and the hard mask film with the spacer as an etch mask to form an etch barrier pattern and a hard mask pattern; and removing the spacer and the etch barrier pattern, thereby improving yield and reliability of the device.

摘要翻译： 用于形成半导体器件的精细图案的方法包括：在半导体衬底上形成第一硬掩模膜和蚀刻阻挡膜; 在蚀刻阻挡膜上形成牺牲图案; 在所述牺牲图案的侧壁上形成间隔物; 去除牺牲图案; 用间隔物作为蚀刻掩模蚀刻蚀刻阻挡膜和硬掩模膜以形成蚀刻阻挡图案和硬掩模图案; 并去除间隔物和蚀刻阻挡图案，从而提高装置的产量和可靠性。

公开(公告)号：US20080160763A1

公开(公告)日：2008-07-03

申请号：US11759055

申请日：2007-06-06

申请人： Keun Do Ban ,  Cheol Kyu Bok ,  Jun Hyeub Sun

发明人： Keun Do Ban ,  Cheol Kyu Bok ,  Jun Hyeub Sun

IPC分类号： H01L21/311

CPC分类号： H01L21/0337 ,  H01L21/0338 ,  H01L21/31144

摘要： A method for forming a fine pattern of a semiconductor device includes forming a first hard mask layer over a semiconductor substrate, forming a second hard mask layer pattern over the first hard mask layer, forming a spacer on a sidewall of the second hard mask layer pattern, selectively etching the first hard mask layer by using the spacer and the second hard mask layer pattern as an etching mask to form a first hard mask layer pattern, forming a first insulating film filling the second hard mask layer pattern and the first hard mask layer pattern, selectively etching the second hard mask layer pattern and the underlying first hard mask layer pattern to form a third hard mask layer pattern, removing the first insulating film and the spacer, and patterning the semiconductor substrate by using the third hard mask layer pattern as an etching mask to form a fine pattern.

摘要翻译： 一种用于形成半导体器件的精细图案的方法包括在半导体衬底上形成第一硬掩模层，在第一硬掩模层上形成第二硬掩模层图案，在第二硬掩模层图案的侧壁上形成间隔物 通过使用间隔物和第二硬掩模层图案作为蚀刻掩模选择性蚀刻第一硬掩模层以形成第一硬掩模层图案，形成填充第二硬掩模层图案的第一绝缘膜和第一硬掩模层 选择性地蚀刻第二硬掩模层图案和下面的第一硬掩模层图案以形成第三硬掩模层图案，去除第一绝缘膜和间隔物，并且通过使用第三硬掩模层图案将半导体基板图案化为 蚀刻掩模以形成精细图案。

公开(公告)号：US20070161221A1

公开(公告)日：2007-07-12

申请号：US11617692

申请日：2006-12-28

申请人： Ki Lyoung Lee ,  Keun Do Ban ,  Sa Ro Han Park

发明人： Ki Lyoung Lee ,  Keun Do Ban ,  Sa Ro Han Park

IPC分类号： H01L21/44

CPC分类号： H01L21/76808 ,  H01L21/0276 ,  H01L21/31144 ,  H01L27/10855 ,  H01L27/10888

摘要： A method for manufacturing a semiconductor device includes forming a second storage node contact hole with a mask for storage node and securing an overlay margin between a storage node contact hole and a storage node with a hard mask layer that serves as a hard mask as well as an anti-reflection film to reduce contact resistance, prevent reduction of a line-width of a lower interlayer insulating film and eliminate processes for depositing the interlayer insulating film and a polysilicon layer and etching the polysilicon layer to reduce a production period and cost of products.

摘要翻译： 一种制造半导体器件的方法包括：形成具有用于存储节点的掩模的第二存储节点接触孔，并且用作为硬掩模的硬掩模层在存储节点接触孔和存储节点之间固定覆盖边界，以及 防反射膜，以降低接触电阻，防止下层间绝缘膜的线宽减小，并消除沉积层间绝缘膜和多晶硅层的过程，并蚀刻多晶硅层以减少产品的生产周期和成本 。

公开(公告)号：US08202683B2

公开(公告)日：2012-06-19

申请号：US12473242

申请日：2009-05-27

申请人： Ki Lyoung Lee ,  Cheol Kyu Bok ,  Keun Do Ban

发明人： Ki Lyoung Lee ,  Cheol Kyu Bok ,  Keun Do Ban

IPC分类号： G03F7/26

CPC分类号： H01L21/0337 ,  H01L21/0338 ,  H01L21/32139

摘要： A method for forming a pattern of a semiconductor device is provided. Specifically, in a method for manufacturing a NAND flash memory device using a spacer patterning process, a dummy pattern, which is not used in an actual device operation, is additionally formed in a peripheral circuit region when a photoresist pattern for forming a string pattern is formed in a cell region. As a result, the edge photoresist pattern is prevented from being bent, and a critical dimension difference between the center region and the edge region of the photoresist pattern is not generated, thereby improving a margin of DOF to obtain a reliable semiconductor device.

摘要翻译： 提供了形成半导体器件的图案的方法。 具体地，在使用间隔物图案化工艺的NAND闪速存储器件的制造方法中，当用于形成线图案的光致抗蚀剂图案是（...）形状时，在外围电路区域中另外形成不用于实际器件操作的虚拟图案 形成在细胞区域中。 结果，防止边缘光致抗蚀剂图案弯曲，并且不产生光致抗蚀剂图案的中心区域和边缘区域之间的临界尺寸差异，从而提高DOF的余量以获得可靠的半导体器件。

公开(公告)号：US07923329B2

公开(公告)日：2011-04-12

申请号：US12147135

申请日：2008-06-26

申请人： Keun Do Ban

发明人： Keun Do Ban

IPC分类号： H01L21/336 ,  H01L29/94 ,  H01L21/70 ,  H01L29/78

CPC分类号： H01L21/823487 ,  H01L27/10876 ,  H01L27/10885 ,  H01L29/66666 ,  H01L29/7827

摘要： A method for manufacturing a semiconductor device includes forming a spin-on-carbon (SOC) film that facilitates a low temperature baking process, can prevent collapse of vertical transistors while forming a bit line, thereby providing a more simple manufacturing method and improving manufacturing yields.

摘要翻译： 一种半导体器件的制造方法，其特征在于，形成有助于低温烧成工序的自旋碳（SOC）膜，能够在形成位线的同时防止垂直晶体管的塌陷，从而提供更简单的制造方法并提高制造成品率 。

公开(公告)号：US07576009B2

公开(公告)日：2009-08-18

申请号：US11948224

申请日：2007-11-30

申请人： Ki Lyoung Lee ,  Cheol Kyu Bok ,  Keun Do Ban

发明人： Ki Lyoung Lee ,  Cheol Kyu Bok ,  Keun Do Ban

IPC分类号： H01L21/027

CPC分类号： H01L21/0337 ,  H01L21/02115 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/0214 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/0332 ,  H01L21/0338 ,  H01L21/3143 ,  H01L21/3146 ,  H01L21/31608 ,  H01L21/3185 ,  H01L21/32139

摘要： A method for forming a fine pattern of a semiconductor device comprises forming a deposition pattern including first, second, and third mask patterns over a semiconductor substrate having an underlying layer, side-etching the second mask pattern with the third mask pattern as an etching barrier mask, removing the third mask pattern, forming a spin-on-carbon layer that exposes the upper portion of the second mask pattern, performing an etching process to expose the underlying layer with the spin-on-carbon layer as an etching barrier mask, and removing the spin-on-carbon layer.

摘要翻译： 一种用于形成半导体器件的精细图案的方法包括在具有下层的半导体衬底上形成包括第一，第二和第三掩模图案的沉积图案，用第三掩模图案侧蚀刻第二掩模图案作为蚀刻阻挡层 掩模，去除第三掩模图案，形成曝光第二掩模图案的上部的自旋碳层，执行蚀刻工艺以使作为蚀刻阻挡掩模的自旋 - 碳层曝光下层， 并去除碳 - 碳层。

公开(公告)号：US07314853B2

公开(公告)日：2008-01-01

申请号：US10875924

申请日：2004-06-24

申请人： Geun Su Lee ,  Sam Young Kim ,  Keun Do Ban

发明人： Geun Su Lee ,  Sam Young Kim ,  Keun Do Ban

IPC分类号： C11D1/72

CPC分类号： G03F7/322 ,  C11D1/004 ,  C11D11/0047

摘要： Disclosed herein are photoresist cleaning solutions useful for cleaning a semiconductor substrate in the last step of a developing step when photoresist patterns are formed. Also disclosed herein are methods for forming photoresist patterns using the solutions. The cleaning solutions of the present invention include H2O as a primary component, a surfactant as an additive, and optionally an alcohol compound. The cleaning solution of the present invention has lower surface tension than that of distilled water which has been used for conventional cleaning solutions, thereby improving resistance to pattern collapse and stabilizing the photoresist pattern formation.

摘要翻译： 本文公开了当形成光致抗蚀剂图案时在显影步骤的最后步骤中用于清洁半导体衬底的光致抗蚀剂清洁溶液。 本文还公开了使用该溶液形成光致抗蚀剂图案的方法。 本发明的清洗溶液包括作为主要组分的H 2 O 2，作为添加剂的表面活性剂和任选的醇化合物。 本发明的清洗液比常规清洗液使用的蒸馏水具有更低的表面张力，从而提高了图案的崩溃性和稳定光刻胶图形的形成。

公开(公告)号：US20080160767A1

公开(公告)日：2008-07-03

申请号：US11760090

申请日：2007-06-08

申请人： Keun Do Ban ,  Cheol Kyu Bok

发明人： Keun Do Ban ,  Cheol Kyu Bok

IPC分类号： H01L21/311

CPC分类号： H01L21/0337 ,  H01L21/02115 ,  H01L21/0214 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/0338 ,  H01L21/3143 ,  H01L21/3146 ,  H01L21/3185

摘要： A method for forming a fine pattern of a semiconductor device includes forming a first hard mask layer over a semiconductor substrate and a second hard mask layer over the first hard mask layer, selectively etching the second hard mask layer and the first hard mask layer by using a line/space mask as an etching mask to form a second hard mask layer pattern and a first hard mask layer pattern, forming an insulating film filling the second hard mask layer pattern and the first hard mask layer pattern, selectively etching the second hard mask layer and its underlying first hard mask layer pattern by using the insulating film as an etching mask to form a fourth hard mask layer pattern overlying a third hard mask layer pattern, removing the insulating film and the fourth hard mask layer pattern, and patterning the semiconductor substrate by using the third hard mask layer pattern as an etching mask, to form a fine pattern.

摘要翻译： 一种形成半导体器件的精细图案的方法包括在半导体衬底上形成第一硬掩模层和在第一硬掩模层上形成第二硬掩模层，通过使用第二硬掩模层和第一硬掩模层选择性地蚀刻第二硬掩模层和第一硬掩模层 线/空间掩模作为蚀刻掩模以形成第二硬掩模层图案和第一硬掩模层图案，形成填充第二硬掩模层图案和第一硬掩模层图案的绝缘膜，选择性地蚀刻第二硬掩模 通过使用绝缘膜作为蚀刻掩模形成覆盖在第三硬掩模层图案上的第四硬掩模层图案，去除绝缘膜和第四硬掩模层图案，以及使半导体图案化的第一硬掩模层图案 通过使用第三硬掩模层图案作为蚀刻掩模来形成精细图案。

公开(公告)号：US07123362B2

公开(公告)日：2006-10-17

申请号：US10998816

申请日：2004-11-30

申请人： Keun Do Ban

发明人： Keun Do Ban

IPC分类号： G01B11/00

CPC分类号： G03F9/7019 ,  G03F7/70633 ,  G03F9/7011 ,  G03F9/7015 ,  H01L21/682

摘要： A method for aligning wafer includes selecting a nun-defective wafer alignment mark of a first wafer loaded in an exposure apparatus, and storing non-defective wafer alignment marks as a gray level reference image. A plurality of wafer alignment marks of a loaded second wafer are stored. Each of the plurality of wafer alignment mark images of the second wafer are respectively compared with the reference image of the first wafer pixel by pixel to obtain matching value for each of the plurality of the wafer alignment mark images. Each of the plurality of values of the matching values are compared with a set minimum value. The wafer alignment mark image having the matching value smaller than the minimum value with the reference image is replaced. The alignment information for an underlying layer using a wafer alignment information for an underlying layer using a wafer alignment sensor is obtained.

摘要翻译： 对准晶片的方法包括选择装载在曝光装置中的第一晶片的缺陷晶片对准标记，并存储作为灰度级参考图像的无缺陷晶片对准标记。 存储加载的第二晶片的多个晶片对准标记。 将第二晶片的多个晶片对准标记图像中的每一个分别与像素的第一晶片的参考图像进行比较，以获得多个晶片对准标记图像中的每一个的匹配值。 将匹配值的多个值中的每一个与设定的最小值进行比较。 替换具有小于具有参考图像的最小值的匹配值的晶片对准标记图像。 获得使用晶片对准传感器的下层的晶片对准信息的下层的对准信息。