公开(公告)号：US08258629B2

公开(公告)日：2012-09-04

申请号：US12060999

申请日：2008-04-02

申请人： Joung-Wei Liou ,  Keng-Chu Lin ,  Shwang-Ming Jeng

发明人： Joung-Wei Liou ,  Keng-Chu Lin ,  Shwang-Ming Jeng

IPC分类号： H01L23/48

CPC分类号： H01L23/522 ,  H01L21/02348 ,  H01L21/31 ,  H01L21/76825 ,  H01L23/53295 ,  H01L23/562 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05553 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105

摘要： An integrated circuit structure including reflective metal pads is provided. The integrated circuit structure includes a semiconductor substrate; a first low-k dielectric layer overlying the semiconductor substrate, wherein the first low-k dielectric layer is a top low-k dielectric layer; a second low-k dielectric layer immediately underlying the first low-k dielectric layer; and a reflective metal pad in the second low-k dielectric layer.

摘要翻译： 提供了包括反射金属焊盘的集成电路结构。 集成电路结构包括半导体衬底; 覆盖半导体衬底的第一低k电介质层，其中第一低k电介质层是顶部低k电介质层; 位于第一低k电介质层下面的第二低k电介质层; 以及第二低k电介质层中的反射金属焊盘。

公开(公告)号：USRE42514E1

公开(公告)日：2011-07-05

申请号：US12943479

申请日：2010-11-10

申请人： Fang-Wen Tsai ,  Kuan-Chen Wang ,  Keng-Chu Lin ,  Chih-Lung Lin ,  Shwang-Ming Jeng

发明人： Fang-Wen Tsai ,  Kuan-Chen Wang ,  Keng-Chu Lin ,  Chih-Lung Lin ,  Shwang-Ming Jeng

IPC分类号： H01L23/58 ,  H01L23/48 ,  H01L29/40

CPC分类号： H01L23/53295 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： An extreme low-k (ELK) dielectric film scheme for advanced interconnects includes an upper ELK dielectric layer and a lower ELK dielectric with different refractive indexes. The refractive index of the upper ELK dielectric layer is greater than the refractive index of the lower ELK dielectric layer.

摘要翻译： 用于高级互连的极低k（ELK）电介质膜方案包括上ELK电介质层和具有不同折射率的下ELK电介质。 上部ELK介电层的折射率大于下部ELK介电层的折射率。

公开(公告)号：USRE41935E1

公开(公告)日：2010-11-16

申请号：US11655743

申请日：2007-01-19

申请人： Shing-Chyang Pan ,  Keng-Chu Lin ,  Wen-Chih Chiou ,  Shwang-Ming Jeng

发明人： Shing-Chyang Pan ,  Keng-Chu Lin ,  Wen-Chih Chiou ,  Shwang-Ming Jeng

IPC分类号： H01L21/26 ,  H01L21/324 ,  H01L21/42 ,  H01L21/4763 ,  H01L21/477

CPC分类号： H01L21/76814 ,  H01L21/3003 ,  H01L21/31116 ,  H01L21/31127 ,  H01L21/76807 ,  H01L21/76843

摘要： A method for plasma treatment of anisotropically etched openings to improve a crack initiation and propagation resistance including providing a semiconductor wafer having a process surface including anisotropically etched openings extending at least partially through a dielectric insulating layer; plasma treating in at least one plasma treatment the process surface including the anisotropically etched openings to improve an adhesion of a subsequently deposited refractory metal adhesion/barrier layer thereover; and, blanket depositing at least one refractory metal adhesion/barrier layer to line the anisotropically etched openings.

摘要翻译： 一种用于等离子体处理各向异性蚀刻的开口以改善裂纹起始和传播阻力的方法，包括提供具有包括各向异性蚀刻的开口的半导体晶片，所述工艺表面包括至少部分延伸穿过介电绝缘层的工艺表面; 在至少一个等离子体处理等离子体处理包括各向异性蚀刻的开口的工艺表面，以改善随后沉积的难熔金属粘合/阻挡层在其上的粘附; 并且毯子沉积至少一个难熔金属粘合/阻挡层以对各向异性蚀刻的开口进行排列。

公开(公告)号：US20090250792A1

公开(公告)日：2009-10-08

申请号：US12060999

申请日：2008-04-02

申请人： Joung-Wei Liou ,  Keng-Chu Lin ,  Shwang-Ming Jeng

发明人： Joung-Wei Liou ,  Keng-Chu Lin ,  Shwang-Ming Jeng

IPC分类号： H01L23/544

CPC分类号： H01L23/522 ,  H01L21/02348 ,  H01L21/31 ,  H01L21/76825 ,  H01L23/53295 ,  H01L23/562 ,  H01L24/05 ,  H01L2224/04042 ,  H01L2224/05 ,  H01L2224/05553 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105

摘要： An integrated circuit structure including reflective metal pads is provided. The integrated circuit structure includes a semiconductor substrate; a first low-k dielectric layer overlying the semiconductor substrate, wherein the first low-k dielectric layer is a top low-k dielectric layer; a second low-k dielectric layer immediately underlying the first low-k dielectric layer; and a reflective metal pad in the second low-k dielectric layer.

摘要翻译： 提供了包括反射金属焊盘的集成电路结构。 集成电路结构包括半导体衬底; 覆盖半导体衬底的第一低k电介质层，其中第一低k电介质层是顶部低k电介质层; 位于第一低k电介质层下面的第二低k电介质层; 以及第二低k电介质层中的反射金属焊盘。

公开(公告)号：US20050253268A1

公开(公告)日：2005-11-17

申请号：US10967009

申请日：2004-10-15

申请人： Shao-Ta Hsu ,  Kuo-Hsien Cheng ,  Shwang-Ming Jeng ,  Hung-Tsai Liu ,  Wei-Cheng Chu ,  Yu-Ku Lin ,  Ying-Lang Wang

发明人： Shao-Ta Hsu ,  Kuo-Hsien Cheng ,  Shwang-Ming Jeng ,  Hung-Tsai Liu ,  Wei-Cheng Chu ,  Yu-Ku Lin ,  Ying-Lang Wang

IPC分类号： H01L21/768 ,  H01L23/48 ,  H01L23/522 ,  H01L23/532

CPC分类号： H01L23/5222 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor interconnect structure including a semiconductor substrate, a semiconductor active device formed in the substrate, a layer of low-k dielectric material, a first patterned conducting layer, a second patterned conducting layer, and a cap layer formed thereon. The low-k material layer is formed over the semiconductor device. The first conducting line is formed in the low-k material layer and connected to the semiconductor active device. The second conducting line is formed in the low-k material layer but not electrically connected to the semiconductor active device. The cap layer is formed over the low-k material layer, the first and second conducting lines. The cap layer includes silicon and carbon. Since the adhesion strength between the cap layer and the patterned conducting layer is greater than the adhesion strength between the cap layer and the low-k material layer, the addition of second patterned conducting layer would eliminate the overall possibility of delamination between the surface where cap layer is in contact with the low-k material and the first and the second patterned conducting layers.

摘要翻译： 包括半导体衬底，形成在衬底中的半导体有源器件，低k电介质材料层，第一图案化导电层，第二图案化导电层和形成在其上的帽层的半导体互连结构。 低k材料层形成在半导体器件上。 第一导线形成在低k材料层中并连接到半导体有源器件。 第二导线形成在低k材料层中，但不与半导体有源器件电连接。 盖层形成在低k材料层，第一和第二导电线之上。 盖层包括硅和碳。 由于盖层和图案化导电层之间的粘合强度大于覆盖层和低k材料层之​​间的粘合强度，所以添加第二图案化导电层将消除在盖的表面之间的分层的总体可能性 层与低k材料和第一和第二图案化导电层接触。

公开(公告)号：US08993435B2

公开(公告)日：2015-03-31

申请号：US12724229

申请日：2010-03-15

申请人： Kuan-Chen Wang ,  Po-Cheng Shih ,  Chung-Chi Ko ,  Keng-Chu Lin ,  Shwang-Ming Jeng

发明人： Kuan-Chen Wang ,  Po-Cheng Shih ,  Chung-Chi Ko ,  Keng-Chu Lin ,  Shwang-Ming Jeng

IPC分类号： H01L21/4763 ,  H01L23/532 ,  H01L21/02 ,  H01L21/768

CPC分类号： H01L23/53295 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02304 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76835 ,  H01L23/53223 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： In the formation of an interconnect structure, a metal feature is formed in a dielectric layer. An etch stop layer (ESL) is formed over the metal feature and the dielectric layer using a precursor and a carbon-source gas including carbon as precursors. The carbon-source gas is free from carbon dioxide (CO2). The precursor is selected from the group consisting essentially of 1-methylsilane (1MS), 2-methylsilane (2MS), 3-methylsilane (3MS), 4-methylsilane (4MS), and combinations thereof.

摘要翻译： 在互连结构的形成中，在电介质层中形成金属特征。 使用前体和包含碳作为前体的碳源气体在金属特征和电介质层上形成蚀刻停止层（ESL）。 碳源气体不含二氧化碳（CO2）。 前体选自基本上由1-甲基硅烷（1MS），2-甲基硅烷（2MS），3-甲基硅烷（3MS），4-甲基硅烷（4MS）及其组合组成的组。

公开(公告)号：US20090258487A1

公开(公告)日：2009-10-15

申请号：US12102695

申请日：2008-04-14

申请人： Keng-Chu Lin ,  Chia-Cheng Chou ,  Chung-Chi Ko ,  Ching-Hua Hsieh ,  Cheng-Lin Huang ,  Shwang-Ming Jeng

发明人： Keng-Chu Lin ,  Chia-Cheng Chou ,  Chung-Chi Ko ,  Ching-Hua Hsieh ,  Cheng-Lin Huang ,  Shwang-Ming Jeng

IPC分类号： H01L21/4763

CPC分类号： H01L21/76825 ,  H01L21/3105

摘要： A method for forming an integrated circuit structure includes providing a semiconductor substrate; forming a low-k dielectric layer over the semiconductor substrate; generating hydrogen radicals using a remote plasma method; performing a first hydrogen radical treatment to the low-k dielectric layer using the hydrogen radicals; forming an opening in the low-k dielectric layer; filling the opening with a conductive material; and performing a planarization to remove excess conductive material on the low-k dielectric layer.

摘要翻译： 一种用于形成集成电路结构的方法包括提供半导体衬底; 在半导体衬底上形成低k电介质层; 使用远程等离子体法产生氢自由基; 使用氢自由基对低k电介质层进行第一次氢自由基处理; 在低k电介质层中形成开口; 用导电材料填充开口; 并执行平面化以去除低k电介质层上的过量导电材料。

公开(公告)号：US20090166817A1

公开(公告)日：2009-07-02

申请号：US11968324

申请日：2008-01-02

申请人： Fang-Wen Tsai ,  Kuan-Chen Wang ,  Keng-Chu Lin ,  Chih-Lung Lin ,  Shwang-Ming Jeng

发明人： Fang-Wen Tsai ,  Kuan-Chen Wang ,  Keng-Chu Lin ,  Chih-Lung Lin ,  Shwang-Ming Jeng

IPC分类号： H01L23/58

CPC分类号： H01L23/53295 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： An extreme low-k (ELK) dielectric film scheme for advanced interconnects includes an upper ELK dielectric layer and a lower ELK dielectric with different refractive indexes. The refractive index of the upper ELK dielectric layer is greater than the refractive index of the lower ELK dielectric layer.

摘要翻译： 用于高级互连的极低k（ELK）电介质膜方案包括上ELK电介质层和具有不同折射率的下ELK电介质。 上部ELK介电层的折射率大于下部ELK介电层的折射率。

公开(公告)号：US07485949B2

公开(公告)日：2009-02-03

申请号：US11797310

申请日：2007-05-02

申请人： Chung-Chi Ko ,  Chia-Cheng Chou ,  Zhen-Cheng Wu ,  Keng-Chu Lin ,  Shwang-Ming Jeng

发明人： Chung-Chi Ko ,  Chia-Cheng Chou ,  Zhen-Cheng Wu ,  Keng-Chu Lin ,  Shwang-Ming Jeng

IPC分类号： H01L23/58

CPC分类号： H01L23/53295 ,  H01L21/563 ,  H01L21/7682 ,  H01L21/76825 ,  H01L23/5329 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079

摘要： A semiconductor device is disclosed. The device includes a substrate, a first porous SiCOH dielectric layer, a second porous SiCOH dielectric layer, and an oxide layer. The first porous SiCOH dielectric layer overlies the substrate. The second porous SiCOH dielectric layer overlies the first porous SiCOH dielectric layer. The oxide layer overlies the second porous SiCOH dielectric layer. The atomic percentage of carbon in the second porous SiCOH dielectric layer is between 16% and 22% of that in the first porous SiCOH dielectric layer.

摘要翻译： 公开了一种半导体器件。 该器件包括衬底，第一多孔SiCOH电介质层，第二多孔SiCOH电介质层和氧化物层。 第一多孔SiCOH介电层覆盖在基底上。 第二多孔SiCOH介电层覆盖第一多孔SiCOH介电层。 氧化物层覆盖第二多孔SiCOH介电层。 第二多孔SiCOH介电层中的碳的原子百分比在第一多孔SiCOH介电层中的原子百分比为16％至22％。

公开(公告)号：US08673783B2

公开(公告)日：2014-03-18

申请号：US12829664

申请日：2010-07-02

申请人： Huang Soon Kang ,  Han-Hsin Kuo ,  Chi-Ming Yang ,  Shwang-Ming Jeng ,  Chin-Hsiang Lin

发明人： Huang Soon Kang ,  Han-Hsin Kuo ,  Chi-Ming Yang ,  Shwang-Ming Jeng ,  Chin-Hsiang Lin

IPC分类号： H01L21/302

CPC分类号： H01L23/5386 ,  H01L21/02074 ,  H01L21/28079 ,  H01L21/67011 ,  H01L21/7684 ,  H01L29/495 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present disclosure provides a method of fabricating a semiconductor device, a semiconductor device fabricated by such a method, and a chemical mechanical polishing (CMP) tool for performing such a method. In one embodiment, a method of fabricating a semiconductor device includes providing an integrated circuit (IC) wafer including a metal conductor in a trench of a dielectric layer over a substrate, and performing a chemical mechanical polishing (CMP) process to planarize the metal conductor and the dielectric layer. The method further includes cleaning the planarized metal conductor and dielectric layer to remove residue from the CMP process, rinsing the cleaned metal conductor and dielectric layer with an alcohol, and drying the rinsed metal conductor and dielectric layer in an inert gas environment.

摘要翻译： 本公开提供了一种制造半导体器件的方法，通过这种方法制造的半导体器件和用于执行这种方法的化学机械抛光（CMP）工具。 在一个实施例中，制造半导体器件的方法包括在衬底上的电介质层的沟槽中提供包括金属导体的集成电路（IC）晶片，以及执行化学机械抛光（CMP）工艺以平坦化金属导体 和电介质层。 该方法还包括清洁平坦化的金属导体和电介质层以除去CMP工艺中的残留物，用醇漂洗清洁的金属导体和介电层，并在惰性气体环境中干燥漂洗的金属导体和电介质层。