公开(公告)号：US20100283052A1

公开(公告)日：2010-11-11

申请号：US12842630

申请日：2010-07-23

申请人： Chandrasekhar Sarma ,  Jingyu Lian ,  Matthias Lipinski ,  Haoren Zhuang

发明人： Chandrasekhar Sarma ,  Jingyu Lian ,  Matthias Lipinski ,  Haoren Zhuang

IPC分类号： H01L23/544 ,  G03F7/20 ,  G03F1/00 ,  G03B27/54 ,  G01B21/20

CPC分类号： G03F7/70425 ,  G03F7/70483

摘要： Metrology systems and methods for lithography processes are disclosed. In one embodiment, a method of manufacturing a semiconductor device includes providing a mask having a plurality of corner rounding test patterns formed thereon. A first semiconductor device is provided, and a layer of photosensitive material of the first semiconductor device is patterned with a plurality of corner rounding test features using the mask and a lithography process. An amount of corner rounding of the lithography process is measured by analyzing the plurality of corner rounding test features relative to other of the plurality of corner rounding test features formed on the layer of photosensitive material of the semiconductor device. The lithography process or the mask is altered in response to the amount of corner rounding measured, and a second semiconductor device is provided. The second semiconductor device is affected using the altered lithography process or the altered mask.

摘要翻译： 公开了用于光刻工艺的计量系统和方法。 在一个实施例中，制造半导体器件的方法包括提供具有形成在其上的多个圆角圆形测试图案的掩模。 提供第一半导体器件，并且使用掩模和光刻工艺，利用多个拐角圆形测试特征对第一半导体器件的感光材料层进行构图。 通过分析相对于形成在半导体器件的感光材料层上的多个角圆切削测试特征中的其它角点的多个角圆测试特征来测量光刻工艺的角圆角的量。 光刻处理或掩模响应于测量的角圆度的量而改变，并且提供第二半导体器件。 使用改变的光刻工艺或改变的掩模影响第二半导体器件。

公开(公告)号：US20080173958A1

公开(公告)日：2008-07-24

申请号：US11625573

申请日：2007-01-22

申请人： Haoren Zhuang ,  Matthias Lipinski ,  Jingyu Lian ,  Chandrasekhar Sarma

发明人： Haoren Zhuang ,  Matthias Lipinski ,  Jingyu Lian ,  Chandrasekhar Sarma

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L29/4916 ,  H01L21/28035 ,  H01L29/78

摘要： Various illustrative embodiments of methods for manufacturing a semiconductor device are described. These methods may include, for example, forming a first polysilicon layer above a substrate, wherein the first polysilicon layer comprises a doped portion, and forming a second polysilicon layer over a surface of the first polysilicon layer. Also, various illustrative embodiments of semiconductor devices are described that may be manufactured such as by the various methods described herein.

摘要翻译： 描述用于制造半导体器件的方法的各种说明性实施例。 这些方法可以包括例如在衬底上形成第一多晶硅层，其中第一多晶硅层包括掺杂部分，并且在第一多晶硅层的表面上形成第二多晶硅层。 而且，描述了半导体器件的各种说明性实施例，其可以通过本文所述的各种方法来制造。

公开(公告)号：US08071261B2

公开(公告)日：2011-12-06

申请号：US11781105

申请日：2007-07-20

申请人： Alois Gutmann ,  Sajan Marokkey ,  Henning Haffner ,  Chandrasekhar Sarma ,  Haoren Zhuang ,  Matthias Lipinski

发明人： Alois Gutmann ,  Sajan Marokkey ,  Henning Haffner ,  Chandrasekhar Sarma ,  Haoren Zhuang ,  Matthias Lipinski

IPC分类号： G03F1/00

CPC分类号： G03F1/29 ,  G03F1/26

摘要： Lithography masks and methods of manufacture thereof are disclosed. For example, a method of manufacturing a lithography mask includes forming a stack over a substrate. The stack includes bottom attenuated phase shift material layers, intermediate opaque material layers, and finally top resist layers. The method further includes patterning the stack and then trimming the resist layers to uncover a portion of the opaque material layers. The uncovered opaque material layers are subsequently etched followed by removal of any remaining resist layers.

摘要翻译： 公开了平版印刷掩模及其制造方法。 例如，制造光刻掩模的方法包括在衬底上形成叠层。 该堆叠包括底部衰减相移材料层，中间不透明材料层，最后是顶部抗蚀剂层。 该方法还包括图案化叠层，然后修整抗蚀剂层以露出不透明材料层的一部分。 随后蚀刻未覆盖的不透明材料层，随后除去任何剩余的抗蚀剂层。

公开(公告)号：US20070099126A1

公开(公告)日：2007-05-03

申请号：US11266024

申请日：2005-11-03

申请人： Chong Chang ,  Haoren Zhuang ,  Matthias Lipinski ,  Shailendra Mishra ,  O Kwon ,  Tjin Tjoa ,  Young Ko

发明人： Chong Chang ,  Haoren Zhuang ,  Matthias Lipinski ,  Shailendra Mishra ,  O Kwon ,  Tjin Tjoa ,  Young Ko

IPC分类号： G03F7/26

CPC分类号： H01L21/823807 ,  H01L29/7843

摘要： Integrated circuit transistors may be fabricated by simultaneously removing a photoresist layer on a first active area of an integrated circuit substrate and a carbon-containing layer on a second active area of the integrated circuit substrate, to expose a nitride stress-generating layer on the second active area. A single mask may be used to define the second active area for removal of the photoresist layer on the first active area and for implanting source/drain regions into the second active area.

摘要翻译： 集成电路晶体管可以通过在集成电路基板的第一有源区域和集成电路基板的第二有源区域上的含碳层同时去除光致抗蚀剂层来制造，以在第二层上露出氮化物应力产生层 活动区域。 可以使用单个掩模来限定用于去除第一有源区域上的光致抗蚀剂层的第二有源区域和用于将源极/漏极区域注入到第二有源区域中。

公开(公告)号：US20080220609A1

公开(公告)日：2008-09-11

申请号：US11683648

申请日：2007-03-08

申请人： Chong Kwang Chang ,  Wan Jae Park ,  Len Yuan Tsou ,  Haoren Zhuang ,  Matthias Lipinski ,  Shailendra Mishra

发明人： Chong Kwang Chang ,  Wan Jae Park ,  Len Yuan Tsou ,  Haoren Zhuang ,  Matthias Lipinski ,  Shailendra Mishra

IPC分类号： H01L21/302

CPC分类号： H01L21/31144

摘要： Methods of forming integrated circuit devices include steps to selectively widen portions of a mask pattern extending adjacent an outer edge of a semiconductor wafer. These steps to selectively widen portions of the mask pattern are performed so that more uniform center-to-edge critical dimensions (CD) can be achieved when the mask pattern is used to support photolithographically patterning of underlying layers (e.g., insulating layers, antireflective coatings, etc.).

摘要翻译： 形成集成电路器件的方法包括选择性地加宽邻近半导体晶片的外边缘延伸的掩模图案的部分的步骤。 执行选择性拓宽掩模图案部分的这些步骤，使得当掩模图案用于支持下层（例如，绝缘层，抗反射涂层）的光刻图案化时，可以实现更均匀的中心至边缘临界尺寸（CD） 等）。

公开(公告)号：US07541234B2

公开(公告)日：2009-06-02

申请号：US11266024

申请日：2005-11-03

申请人： Chong Kwang Chang ,  Haoren Zhuang ,  Matthias Lipinski ,  Shailendra Mishra ,  O Sung Kwon ,  Tjin Tjin Tjoa ,  Young Gun Ko

发明人： Chong Kwang Chang ,  Haoren Zhuang ,  Matthias Lipinski ,  Shailendra Mishra ,  O Sung Kwon ,  Tjin Tjin Tjoa ,  Young Gun Ko

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L29/7843

摘要： Integrated circuit transistors may be fabricated by simultaneously removing a photoresist layer on a first active area of an integrated circuit substrate and a carbon-containing layer on a second active area of the integrated circuit substrate, to expose a nitride stress-generating layer on the second active area. A single mask may be used to define the second active area for removal of the photoresist layer on the first active area and for implanting source/drain regions into the second active area.

摘要翻译： 集成电路晶体管可以通过在集成电路基板的第一有源区域和集成电路基板的第二有源区域上的含碳层同时去除光致抗蚀剂层来制造，以在第二层上露出氮化物应力产生层 活动区域。 可以使用单个掩模来限定用于去除第一有源区域上的光致抗蚀剂层的第二有源区域和用于将源极/漏极区域注入到第二有源区域中。

公开(公告)号：US20090227086A1

公开(公告)日：2009-09-10

申请号：US12043384

申请日：2008-03-06

申请人： Roland Hampp ,  Manfred Eller ,  Jin-Ping Han ,  Matthias Lipinski

发明人： Roland Hampp ,  Manfred Eller ,  Jin-Ping Han ,  Matthias Lipinski

IPC分类号： H01L21/76

CPC分类号： H01L21/76262 ,  H01L21/76278

摘要： The prevention of active area loss in the STI model is disclosed which results in an improved device performance in devices manufactured according to the process flow. The process generally shared among the multiple various embodiments inverts the current conventional STI structure towards a process flow where an insulator is patterned with tapered trenches. A segregation layer is formed beneath the surface of the insulator in the tapered trenches. The tapered trenches are then filled with a semiconductor material which is further processed to create a number of active devices. Therefore, the active devices are created in patterned dielectric instead of the STI being created in the semiconductor substrate of the active devices.

摘要翻译： 公开了STI模型中的有源面积损耗的防止，这导致根据工艺流程制造的器件中的器件性能提高。 多个不同实施例中通常共享的方法将当前常规STI结构转换为绝缘体用锥形图案化的工艺流程。 在锥形沟槽中的绝缘体的表面下方形成偏析层。 然后用半导体材料填充锥形沟槽，半导体材料被进一步处理以产生多个有源器件。 因此，有源器件是在图案化电介质中产生的，而不是在有源器件的半导体衬底中产生的STI。

公开(公告)号：US06933538B2

公开(公告)日：2005-08-23

申请号：US10380145

申请日：2001-08-31

申请人： Arvid Hunze ,  Rainer Leuschner ,  Matthias Lipinski ,  Egon Mergenthaler ,  Wolfgang Rogler ,  Georg Wittmann

发明人： Arvid Hunze ,  Rainer Leuschner ,  Matthias Lipinski ,  Egon Mergenthaler ,  Wolfgang Rogler ,  Georg Wittmann

IPC分类号： H05B33/04 ,  C23C16/515 ,  H01L33/00 ,  H01L51/50 ,  H01L51/52 ,  H05B33/10 ,  H01L21/48 ,  H01L29/02

CPC分类号： H01L51/5253

摘要： Plasma encapsulation for electronic and microelectronic components such as OLEDs. The invention relates to a plasma encapsulation for electronic and microelectronic components such as OLEDs. However, a conventional standard plasma coating process is not used; instead, an especially gentle plasma coating process which does not cause any damage to sensitive components such as an OLED is used, such as the pulsed method or the “remote” or “after glow method.”

摘要翻译： 用于诸如OLED的电子和微电子部件的等离子体封装。 本发明涉及用于诸如OLED的电子和微电子组件的等离子体封装。 然而，不使用常规的标准等离子体涂覆工艺; 相反，使用不会对诸如OLED的敏感组件造成任何损害的特别温和的等离子体涂覆方法，例如脉冲方法或“远程”或“辉光法”。

公开(公告)号：US07892939B2

公开(公告)日：2011-02-22

申请号：US12043384

申请日：2008-03-06

申请人： Roland Hampp ,  Manfred Eller ,  Jin-Ping Han ,  Matthias Lipinski

发明人： Roland Hampp ,  Manfred Eller ,  Jin-Ping Han ,  Matthias Lipinski

IPC分类号： H01L21/76 ,  H01L21/311

CPC分类号： H01L21/76262 ,  H01L21/76278

摘要： The prevention of active area loss in the STI model is disclosed which results in an improved device performance in devices manufactured according to the process flow. The process generally shared among the multiple various embodiments inverts the current conventional STI structure towards a process flow where an insulator is patterned with tapered trenches. A segregation layer is formed beneath the surface of the insulator in the tapered trenches. The tapered trenches are then filled with a semiconductor material which is further processed to create a number of active devices. Therefore, the active devices are created in patterned dielectric instead of the STI being created in the semiconductor substrate of the active devices.

摘要翻译： 公开了STI模型中的有源面积损耗的防止，这导致根据工艺流程制造的器件中的器件性能提高。 多个不同实施例中通常共享的方法将当前常规STI结构转换为绝缘体用锥形图案化的工艺流程。 在锥形沟槽中的绝缘体的表面下方形成偏析层。 然后用半导体材料填充锥形沟槽，半导体材料被进一步处理以产生多个有源器件。 因此，有源器件是在图案化电介质中产生的，而不是在有源器件的半导体衬底中产生的STI。

公开(公告)号：US06835663B2

公开(公告)日：2004-12-28

申请号：US10184127

申请日：2002-06-28

申请人： Matthias Lipinski

发明人： Matthias Lipinski

IPC分类号： H01L2100

CPC分类号： C23C16/26 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/32139

摘要： A process of using a-C:H layer as a hardmask material with tunable etch resistivity in a RIE process that alleviates the addition of a layer forming gas to the etchant when making a semiconductor device, comprising: a) providing a semiconductor substrate; b) forming a hardmask of amorphous carbon-hydrogen (a-C:H) layer by plasma enhancement over the semiconductor substrate; c) forming an opening in the hardmask layer to form an exposed surface portion of the hardmask layer; and d) etching the exposed surface portion of the hardmask layer without the addition of a layer forming gas using RIE to form a trench feature with sufficient masking and side wall protection.

摘要翻译： 一种在RIE工艺中使用C：H层作为具有可调蚀刻电阻率的硬掩模材料的方法，该方法减轻了在制造半导体器件时向蚀刻剂加成层形成气体，其包括：a）提供半导体衬底; b）形成 通过半导体衬底上的等离子体增强来形成无定形碳氢（aC：H）层的硬掩模; c）在硬掩模层中形成开口以形成硬掩模层的暴露表面部分; 并且d）使用RIE蚀刻硬掩模层的暴露表面部分而不添加形成层的气体，以形成具有足够掩蔽和侧壁保护的沟槽特征。