利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

36 条记录 (耗时 0.014 秒)

    Disposable razor
    21.
    发明授权
    Disposable razor 失效
    一次性剃须刀

    公开(公告)号：US5403534A

    公开(公告)日：1995-04-04

    申请号：US766807

    申请日：1991-09-26

    申请人： Jisu Kim

    发明人： Jisu Kim

    IPC分类号： B26B21/52 ,  B32B31/30

    CPC分类号： B26B21/522 ,  B26B21/528 ,  Y10T29/49872

    摘要： A disposable razor having a rubberized handle comprising an extruded substantially rigid inner core of thermoplastic material and a covering layer comprising a compatible thermoplastic rubber coextrudable with the inner core.

    摘要翻译： 具有橡胶手柄的一次性剃刀包括挤出的基本刚性的热塑性材料内芯和包含与内芯可共挤出的相容的热塑性橡胶的覆盖层。

    Self-body biasing sensing circuit for resistance-based memories
    24.
    发明授权
    Self-body biasing sensing circuit for resistance-based memories 有权
    用于基于电阻的存储器的自身偏置感测电路

    公开(公告)号：US08611132B2

    公开(公告)日：2013-12-17

    申请号：US13346029

    申请日：2012-01-09

    申请人： Seong-Ook Jung ,  Jisu Kim ,  Youngdon Jung ,  Jung Pill Kim ,  Seung H. Kang

    发明人： Seong-Ook Jung ,  Jisu Kim ,  Youngdon Jung ,  Jung Pill Kim ,  Seung H. Kang

    IPC分类号： G11C11/00 ,  G11C13/00

    CPC分类号： G11C13/0069 ,  G11C7/06 ,  G11C7/14 ,  G11C11/16 ,  G11C13/004 ,  G11C16/26 ,  G11C16/28

    摘要： A resistance based memory sensing circuit has reference current transistors feeding a reference node and a read current transistor feeding a sense node, each transistor has a substrate body at a regular substrate voltage during a stand-by mode and biased during a sensing mode at a body bias voltage lower than the regular substrate voltage. In one option the body bias voltage is determined by a reference voltage on the reference node. The substrate body at the regular substrate voltage causes the transistors to have a regular threshold voltage, and the substrate body at the body bias voltage causes the transistors to have a sense mode threshold voltage, lower than the regular threshold voltage.

    摘要翻译： 基于电阻的存储器感测电路具有馈送参考节点的参考电流晶体管和馈送感测节点的读取电流晶体管，每个晶体管在待机模式期间具有处于规则衬底电压的衬底主体，并且在身体的感测模式期间被偏置 偏置电压低于正常基板电压。 在一个选项中，体偏置电压由参考节点上的参考电压确定。 处于规则衬底电压的衬底体使晶体管具有规则的阈值电压，并且在体偏置电压下的衬底体使晶体管具有低于常规阈值电压的感测模式阈值电压。

    System and Method of Adjusting a Resistance-Based Memory Circuit Parameter
    26.
    发明申请
    System and Method of Adjusting a Resistance-Based Memory Circuit Parameter 有权
    调整基于电阻的存储器电路参数的系统和方法

    公开(公告)号：US20110178768A1

    公开(公告)日：2011-07-21

    申请号：US12691415

    申请日：2010-01-21

    申请人： Seong-Ook Jung ,  Jisu Kim ,  Jee-Hwan Song ,  Seung H. Kang

    发明人： Seong-Ook Jung ,  Jisu Kim ,  Jee-Hwan Song ,  Seung H. Kang

    IPC分类号： G11C11/00 ,  H03F3/45 ,  G11C7/02 ,  G06F17/18

    CPC分类号： G06F17/5036 ,  G06F2217/10 ,  G11C7/02 ,  G11C7/06 ,  G11C11/1673

    摘要： Systems and methods of resistance-based memory circuit parameter adjustment are disclosed. In a particular embodiment, a method of determining a set of parameters of a resistance-based memory circuit includes determining a range of sizes for a clamp transistor and selecting a set of clamp transistors having sizes within the determined range of sizes. For each clamp transistor in the set of clamp transistors, a simulation may be executed to generate a first contour graph representing current values over a range of statistical values. The first contour graph may be used to identify a read disturbance area and a design range of the gate voltage of the clamp transistor and a load of the clamp transistor. The method may execute a simulation to generate a second contour graph representing sense margin over a range of statistical values of the gate voltage of the clamp transistor and the load of the clamp transistor. A sense margin may be selected based on the second contour graph that also satisfies the design range of the first contour graph. A sense margin may be determined for a selected clamp transistor in the set of transistors and the corresponding gate voltage and the load of the selected clamp transistor is determined based on the determined sense margin.

    摘要翻译： 公开了基于电阻的存储器电路参数调整的系统和方法。 在特定实施例中，确定基于电阻的存储器电路的一组参数的方法包括确定钳位晶体管的尺寸范围，并选择尺寸在所确定的尺寸范围内的一组钳位晶体管。 对于钳位晶体管组中的每个钳位晶体管，可以执行仿真以生成表示一定范围的统计值的当前值的第一轮廓图。 第一轮廓图可以用于识别钳位晶体管的栅极电压和钳位晶体管的负载的读取扰动区域和设计范围。 该方法可以执行仿真以产生表示钳位晶体管的栅极电压和钳位晶体管的负载的统计值范围内的检测余量的第二轮廓图。 可以基于也满足第一轮廓图的设计范围的第二轮廓图来选择感测余量。 可以针对晶体管组中的选定的钳位晶体管确定感测余量，并且基于所确定的感测余量来确定对应的栅极电压并且选择钳位晶体管的负载。

    Balancing A Signal Margin Of A Resistance Based Memory Circuit
    27.
    发明申请
    Balancing A Signal Margin Of A Resistance Based Memory Circuit 有权
    平衡基于电阻的存储器电路的信号余量

    公开(公告)号：US20100157654A1

    公开(公告)日：2010-06-24

    申请号：US12338297

    申请日：2008-12-18

    申请人： Seong-Ook Jung ,  Jisu Kim ,  Jee-Hwan Song ,  Seung H. Kang ,  Sei Seung Yoon ,  Mehdi Hamidi Sani

    发明人： Seong-Ook Jung ,  Jisu Kim ,  Jee-Hwan Song ,  Seung H. Kang ,  Sei Seung Yoon ,  Mehdi Hamidi Sani

    IPC分类号： G11C11/00 ,  G11C11/14 ,  G11C7/00 ,  G11C7/06

    CPC分类号： G11C7/14 ,  G11C7/12 ,  G11C11/1673

    摘要： A resistance based memory circuit is disclosed. The circuit includes a first transistor load of a data cell and a bit line adapted to detect a first logic state. The bit line is coupled to the first transistor load and coupled to a data cell having a magnetic tunnel junction (MTJ) structure. The bit line is adapted to detect data having a logic one value when the bit line has a first voltage value, and to detect data having a logic zero value when the bit line has a second voltage value. The circuit further includes a second transistor load of a reference cell. The second transistor load is coupled to the first transistor load, and the second transistor load has an associated reference voltage value. A characteristic of the first transistor load, such as transistor width, is adjustable to modify the first voltage value and the second voltage value without substantially changing the reference voltage value.

    摘要翻译： 公开了一种基于电阻的存储器电路。 电路包括数据单元的第一晶体管负载和适于检测第一逻辑状态的位线。 位线耦合到第一晶体管负载并耦合到具有磁隧道结（MTJ）结构的数据单元。 当位线具有第一电压值时，位线适于检测具有逻辑1值的数据，并且当位线具有第二电压值时检测具有逻辑零值的数据。 电路还包括参考单元的第二晶体管负载。 第二晶体管负载耦合到第一晶体管负载，并且第二晶体管负载具有相关联的参考电压值。 第一晶体管负载（例如晶体管宽度）的特性是可调节的，以修改第一电压值和第二电压值，而基本上不改变参考电压值。

    Package for safety razors
    29.
    发明授权
    Package for safety razors 失效
    安全剃刀包装

    公开(公告)号：US5226534A

    公开(公告)日：1993-07-13

    申请号：US868317

    申请日：1992-04-14

    申请人： Jisu Kim

    发明人： Jisu Kim

    IPC分类号： B65D20060101 ,  B65D71/00 ,  B65D71/20 ,  B65D73/00 ,  B65D75/02 ,  B65D75/58

    CPC分类号： B65D73/0085 ,  B65D71/20 ,  B65D2571/00141 ,  B65D2571/00277 ,  B65D2571/0029 ,  B65D2571/00432 ,  B65D2571/00438 ,  B65D2571/00561 ,  B65D2571/0066 ,  B65D2571/00666 ,  B65D2571/00716

    摘要： A package for displaying a plurality of safety razors is provided which includes opposed front and rear panels articulated to one another to define an enclosure. Each of the opposed front and rear panels has an elongated slot provided therein defining a blade head maintaining area for the razors. An upper panel extends from the front panel to the rear panel above the blade head maintaining area. Structure projects into at least one of the opposed slots for inhibiting movement of the plurality of razors within the blade head maintaining area. In addition, a passageway descends from at least one of the slots in the opposed panels for permitting individual removal of the plurality of razors from the package while inhibiting the egress of the remaining razors therethrough.

    摘要翻译： 提供了一种用于显示多个安全剃刀的包装件，其包括彼此铰接以限定外壳的相对的前面板和后面板。 每个相对的前面板和后面板具有设置在其中的细长槽，其限定了用于剃须刀的刀片头部保持区域。 上面板从刀片头保持区域的前面板延伸到后面板。 结构突出到至少一个相对的槽中，用于阻止多个剃须刀在刀片保持区域内的移动。 此外，通道从相对的面板中的至少一个狭槽下降，以允许从包装中单独去除多个剃须刀，同时抑制剩余的剃刀通过其中的出口。

    Low sensing current non-volatile flip-flop
    30.
    发明授权
    Low sensing current non-volatile flip-flop 有权
    低感测电流非易失性触发器

    公开(公告)号：US09196337B2

    公开(公告)日：2015-11-24

    申请号：US13613205

    申请日：2012-09-13

    申请人： Seong-Ook Jung ,  Youngdon Jung ,  Kyungho Ryu ,  Jisu Kim ,  Jung Pill Kim ,  Seung H. Kang

    发明人： Seong-Ook Jung ,  Youngdon Jung ,  Kyungho Ryu ,  Jisu Kim ,  Jung Pill Kim ,  Seung H. Kang

    IPC分类号： G11C11/16 ,  G11C7/06 ,  G11C14/00

    CPC分类号： G11C11/1673 ,  G11C7/065 ,  G11C11/1659 ,  G11C14/0081

    摘要： A low sensing current non volatile flip flop includes a first stage to sense a resistance difference between two magnetic tunnel junctions (MTJs) and a second stage having circuitry to amplify the output of the first stage. The output of the first stage is initially pre-charged and determined by the resistance difference of the two MTJs when the sensing operation starts. The first stage does not have a pull-up path to a source voltage (VDD), and therefore does not have a DC path from VDD to ground during the sensing operation. A slow sense enable (SE) signal slope reduces peak sensing current in the first stage. A secondary current path reduces the sensing current duration of the first stage.

    摘要翻译： 低感测电流非易失性触发器包括用于感测两个磁性隧道结（MTJ）之间的电阻差的第一级和具有用于放大第一级的输出的电路的第二级。 第一级的输出最初是预充电的，并且由感测操作开始时的两个MTJ的电阻差决定。 第一级没有到源极电压（VDD）的上拉路径，因此在感测操作期间没有从VDD到地的DC路径。 缓慢感应使能（SE）信号斜率可以降低第一级的峰值检测电流。 次级电流路径减小了第一级的感测电流持续时间。