公开(公告)号：US08194438B2

公开(公告)日：2012-06-05

申请号：US12370164

申请日：2009-02-12

申请人： Yongchul Ahn ,  Antoine Khoueir ,  Yong Lu ,  Hongyue Liu

发明人： Yongchul Ahn ,  Antoine Khoueir ,  Yong Lu ,  Hongyue Liu

IPC分类号： G11C11/00

CPC分类号： G11C14/0081 ,  G11C11/412

摘要： Non-volatile static random access memory (nvSRAM) that has a six transistor static random access memory (6T SRAM) cell electrically connected to a non-volatile random access memory (nvRAM) cell. The nvRAM cell has first and second variable magnetic resistors and first, second and third transistors.

摘要翻译： 具有电连接到非易失性随机存取存储器（nvRAM）单元的六晶体管静态随机存取存储器（6T SRAM）单元的非易失性静态随机存取存储器（nvSRAM）。 nvRAM单元具有第一和第二可变磁阻和第一，第二和第三晶体管。

公开(公告)号：US08030172B1

公开(公告)日：2011-10-04

申请号：US10436411

申请日：2003-05-12

申请人： Yongchul Ahn ,  Kaichiu Wong ,  Venuka Jayatilaka

发明人： Yongchul Ahn ,  Kaichiu Wong ,  Venuka Jayatilaka

IPC分类号： H01L21/76

CPC分类号： H01L21/76224 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/02304

摘要： A semiconductor structure has a substrate having a trench, an isolation dielectric in the trench, and a stress buffer layer, between the substrate and the dielectric. Semiconductor devices containing the semiconductor structure may have higher reliability, and may have a reduced manufacturing costs per device.

摘要翻译： 半导体结构具有在衬底和电介质之间具有沟槽，沟槽中的隔离电介质和应力缓冲层的衬底。 包含半导体结构的半导体器件可以具有更高的可靠性，并且可以降低每个器件的制造成本。

公开(公告)号：US20110006377A1

公开(公告)日：2011-01-13

申请号：US12502178

申请日：2009-07-13

申请人： Hyung-Kyu Lee ,  YoungPil Kim ,  Peter Nicholas Manos ,  Maroun Khoury ,  Dadi Setiadi ,  Chulmin Jung ,  Hsing-Kuen Liou ,  Paramasiyan Kamatchi Subramanian ,  Yongchul Ahn ,  Jinyoung Kim ,  Antoine Khoueir

发明人： Hyung-Kyu Lee ,  YoungPil Kim ,  Peter Nicholas Manos ,  Maroun Khoury ,  Dadi Setiadi ,  Chulmin Jung ,  Hsing-Kuen Liou ,  Paramasiyan Kamatchi Subramanian ,  Yongchul Ahn ,  Jinyoung Kim ,  Antoine Khoueir

IPC分类号： H01L27/105 ,  H01L21/18

CPC分类号： H01L27/101 ,  H01L27/228 ,  H01L27/2454 ,  H01L27/2463 ,  H01L43/08 ,  H01L45/04 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1675

摘要： Various embodiments of the present invention are generally directed to an apparatus with embedded (bottom side) control lines for vertically stacked semiconductor elements, and a method for forming the same. In accordance with various embodiments, a first semiconductor wafer is provided with a first facing surface on which a first conductive layer is formed. The first semiconductor wafer is attached to a second semiconductor wafer to form a multi-wafer structure, the second semiconductor wafer having a second facing surface on which a second conductive wafer is formed. The first conductive layer is contactingly bonded to the second conductive layer to form an embedded combined conductive layer within said structure. Portions of the combined conductive layer are removed to form a plurality of spaced apart control lines that extend in a selected length or width dimension through said structure.

摘要翻译： 本发明的各种实施例通常涉及一种用于垂直堆叠的半导体元件的嵌入式（底侧）控制线的设备及其形成方法。 根据各种实施例，第一半导体晶片设置有第一面对表面，其上形成有第一导电层。 第一半导体晶片被附接到第二半导体晶片以形成多晶片结构，第二半导体晶片具有形成第二导电晶片的第二相对表面。 所述第一导电层与所述第二导电层接触地接合以在所述结构内形成嵌入的组合导电层。 去除组合导电层的部分以形成多个间隔开的控制线，其以选定的长度或宽度尺寸延伸穿过所述结构。

公开(公告)号：US20110006275A1

公开(公告)日：2011-01-13

申请号：US12501533

申请日：2009-07-13

申请人： Andreas Roelofs ,  Markus Siegert ,  Venugopalan Vaithyanathan ,  Wei Tian ,  Yongchul Ahn ,  Muralikrishnan Balakrishnan ,  Olle Heinonen

发明人： Andreas Roelofs ,  Markus Siegert ,  Venugopalan Vaithyanathan ,  Wei Tian ,  Yongchul Ahn ,  Muralikrishnan Balakrishnan ,  Olle Heinonen

IPC分类号： H01L45/00 ,  H01L21/20

CPC分类号： G11C13/0007 ,  G11C2213/31 ,  G11C2213/51 ,  G11C2213/56 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/101 ,  H01L27/2436 ,  H01L45/08 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1608

摘要： A resistive sense memory cell includes a layer of crystalline praseodymium calcium manganese oxide and a layer of amorphous praseodymium calcium manganese oxide disposed on the layer of crystalline praseodymium calcium manganese oxide forming a resistive sense memory stack. A first and second electrode are separated by the resistive sense memory stack. The resistive sense memory cell can further include an oxygen diffusion barrier layer separating the layer of crystalline praseodymium calcium manganese oxide from the layer of amorphous praseodymium calcium manganese oxide a layer. Methods include depositing an amorphous praseodymium calcium manganese oxide disposed on the layer of crystalline praseodymium calcium manganese oxide forming a resistive sense memory stack.

摘要翻译： 电阻式感测存储单元包括一层结晶的镨钙锰氧化物和一层无定形的镨钙锰氧化物，其设置在形成电阻式感测存储堆的结晶镨钙锰氧化物层上。 第一和第二电极由电阻式感测存储器堆分隔开。 电阻式感测存储单元还可以包括从无定形镨钙锰氧化物层的层分离结晶镨钙锰氧化物层的氧扩散阻挡层。 方法包括沉积形成电阻式感测存储器叠层的结晶镨钙锰氧化物层上的无定形镨钙锰氧化物。

公开(公告)号：US20100109107A1

公开(公告)日：2010-05-06

申请号：US12389422

申请日：2009-02-20

申请人： Yongchul Ahn ,  Shuiyuan Huang ,  Antoine Khoueir ,  Paul Anderson ,  Lili Jia ,  Christina Laura Hutchinson ,  Ivan Ivanov ,  Dimitar Dimitrov

发明人： Yongchul Ahn ,  Shuiyuan Huang ,  Antoine Khoueir ,  Paul Anderson ,  Lili Jia ,  Christina Laura Hutchinson ,  Ivan Ivanov ,  Dimitar Dimitrov

IPC分类号： H01L29/82 ,  H01L21/00

CPC分类号： H01L43/12 ,  G11C11/161 ,  H01L43/08

摘要： A magnetic element and a method for making a magnetic element. The method includes patterning a first electrode material to form a first electrode on a substrate and depositing filler material on the substrate around the first electrode. The method further includes polishing to form a planar surface of filler and the first electrode. A magnetic cell is formed on the planar surface and a second electrode is formed on the magnetic cell. In some embodiments, the first electrode has an area that is at least 2:1 to the area of the magnetic cell.

摘要翻译： 磁性元件和制造磁性元件的方法。 该方法包括图案化第一电极材料以在衬底上形成第一电极，并且在第一电极周围的衬底上沉积填充材料。 该方法还包括抛光以形成填料和第一电极的平坦表面。 磁性电池形成在平面上，第二电极形成在磁性电池上。 在一些实施例中，第一电极具有与磁性电池的面积至少2:1的面积。

公开(公告)号：US06770566B1

公开(公告)日：2004-08-03

申请号：US10151127

申请日：2002-05-16

申请人： Yongchul Ahn ,  Kaichiu Wong

发明人： Yongchul Ahn ,  Kaichiu Wong

IPC分类号： H01L21302

CPC分类号： H01L21/32131 ,  H01L21/31116

摘要： A method of forming a semiconductor structure is described that includes etching a first metal layer at the bottom of a via in a first insulating layer to expose a second metal layer, wherein the first metal layer is on the second metal layer, and wherein the etching of the first metal layer is not reactive-ion etching. Methods of making semiconductor devices and electronic devices are also described.

摘要翻译： 描述了一种形成半导体结构的方法，其包括在第一绝缘层中蚀刻通孔底部的第一金属层以暴露第二金属层，其中第一金属层在第二金属层上，并且其中蚀刻 的第一金属层不是反应离子蚀刻。 还描述了制造半导体器件和电子器件的方法。

公开(公告)号：US20120273744A1

公开(公告)日：2012-11-01

申请号：US13547376

申请日：2012-07-12

申请人： Andreas Roelofs ,  Markus Siegert ,  Venugopalan Vaithyanathan ,  Wei Tian ,  Yongchul Ahn ,  Muralikrishnan Balakrishnan ,  Olle Heinonen

发明人： Andreas Roelofs ,  Markus Siegert ,  Venugopalan Vaithyanathan ,  Wei Tian ,  Yongchul Ahn ,  Muralikrishnan Balakrishnan ,  Olle Heinonen

IPC分类号： H01L47/00 ,  H01L21/02

CPC分类号： G11C13/0007 ,  G11C2213/31 ,  G11C2213/51 ,  G11C2213/56 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/101 ,  H01L27/2436 ,  H01L45/08 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1608

摘要： A resistive sense memory cell includes a layer of crystalline praseodymium calcium manganese oxide and a layer of amorphous praseodymium calcium manganese oxide disposed on the layer of crystalline praseodymium calcium manganese oxide forming a resistive sense memory stack. A first and second electrode are separated by the resistive sense memory stack. The resistive sense memory cell can further include an oxygen diffusion barrier layer separating the layer of crystalline praseodymium calcium manganese oxide from the layer of amorphous praseodymium calcium manganese oxide a layer. Methods include depositing an amorphous praseodymium calcium manganese oxide disposed on the layer of crystalline praseodymium calcium manganese oxide forming a resistive sense memory stack.

摘要翻译： 电阻式感测存储单元包括一层结晶的镨钙锰氧化物和一层无定形的镨钙锰氧化物，其设置在形成电阻式感测存储堆的结晶镨钙锰氧化物层上。 第一和第二电极由电阻式感测存储器堆分隔开。 电阻式感测存储单元还可以包括从无定形镨钙锰氧化物层的层分离结晶镨钙锰氧化物层的氧扩散阻挡层。 方法包括沉积形成电阻式感测存储器叠层的结晶镨钙锰氧化物层上的无定形镨钙锰氧化物。

公开(公告)号：US08183126B2

公开(公告)日：2012-05-22

申请号：US12502178

申请日：2009-07-13

申请人： Hyung-Kyu Lee ,  YoungPil Kim ,  Peter Nicholas Manos ,  Maroun Khoury ,  Dadi Setiadi ,  Chulmin Jung ,  Hsing-Kuen Liou ,  Paramasiyan Kamatchi Subramanian ,  Yongchul Ahn ,  Jinyoung Kim ,  Antoine Khoueir

发明人： Hyung-Kyu Lee ,  YoungPil Kim ,  Peter Nicholas Manos ,  Maroun Khoury ,  Dadi Setiadi ,  Chulmin Jung ,  Hsing-Kuen Liou ,  Paramasiyan Kamatchi Subramanian ,  Yongchul Ahn ,  Jinyoung Kim ,  Antoine Khoueir

IPC分类号： H01L21/30

CPC分类号： H01L27/101 ,  H01L27/228 ,  H01L27/2454 ,  H01L27/2463 ,  H01L43/08 ,  H01L45/04 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1675

摘要： Various embodiments of the present invention are generally directed to an apparatus with embedded (bottom side) control lines for vertically stacked semiconductor elements, and a method for forming the same. In accordance with various embodiments, a first semiconductor wafer is provided with a first facing surface on which a first conductive layer is formed. The first semiconductor wafer is attached to a second semiconductor wafer to form a multi-wafer structure, the second semiconductor wafer having a second facing surface on which a second conductive wafer is formed. The first conductive layer is contactingly bonded to the second conductive layer to form an embedded combined conductive layer within said structure. Portions of the combined conductive layer are removed to form a plurality of spaced apart control lines that extend in a selected length or width dimension through said structure.

摘要翻译： 本发明的各种实施例通常涉及一种用于垂直堆叠的半导体元件的嵌入式（底侧）控制线的设备及其形成方法。 根据各种实施例，第一半导体晶片设置有第一面对表面，其上形成有第一导电层。 第一半导体晶片被附接到第二半导体晶片以形成多晶片结构，第二半导体晶片具有形成第二导电晶片的第二相对表面。 所述第一导电层与所述第二导电层接触地接合以在所述结构内形成嵌入的组合导电层。 去除组合导电层的部分以形成多个间隔开的控制线，其以选定的长度或宽度尺寸延伸穿过所述结构。

公开(公告)号：US07998758B2

公开(公告)日：2011-08-16

申请号：US12389422

申请日：2009-02-20

申请人： Yongchul Ahn ,  Shuiyuan Haung ,  Antoine Khoueir ,  Paul Anderson ,  Lili Jia ,  Christina Laura Hutchinson ,  Ivan Ivanov ,  Dimitar Dimitrov

发明人： Yongchul Ahn ,  Shuiyuan Haung ,  Antoine Khoueir ,  Paul Anderson ,  Lili Jia ,  Christina Laura Hutchinson ,  Ivan Ivanov ,  Dimitar Dimitrov

IPC分类号： H01L29/04 ,  H01L29/82

CPC分类号： H01L43/12 ,  G11C11/161 ,  H01L43/08

摘要： A magnetic element and a method for making a magnetic element. The method includes patterning a first electrode material to form a first electrode on a substrate and depositing filler material on the substrate around the first electrode. The method further includes polishing to form a planar surface of filler and the first electrode. A magnetic cell is formed on the planar surface and a second electrode is formed on the magnetic cell. In some embodiments, the first electrode has an area that is at least 2:1 to the area of the magnetic cell.

摘要翻译： 磁性元件和制造磁性元件的方法。 该方法包括图案化第一电极材料以在衬底上形成第一电极，并且在第一电极周围的衬底上沉积填充材料。 该方法还包括抛光以形成填料和第一电极的平坦表面。 磁性电池形成在平面上，第二电极形成在磁性电池上。 在一些实施例中，第一电极具有与磁性电池的面积至少2:1的面积。

公开(公告)号：US20110006436A1

公开(公告)日：2011-01-13

申请号：US12502220

申请日：2009-07-13

申请人： Antoine Khoueir ,  Yongchul Ahn ,  Peter Nicholas Manos ,  Shuiyuan Huang ,  Ivan Petrov Ivanov

发明人： Antoine Khoueir ,  Yongchul Ahn ,  Peter Nicholas Manos ,  Shuiyuan Huang ,  Ivan Petrov Ivanov

IPC分类号： H01L23/522 ,  H01L21/768

CPC分类号： H01L21/76846 ,  H01L21/76862

摘要： Various embodiments of the present invention are generally directed to a method of forming a conductive via plug in a semiconductor device. A first and second metal layer are electrically connected by a via plug that is formed by depositing a tungsten seed layer on a plurality of metal barrier layers within a recess using atomic layer deposition. The recess is then filled with tungsten using chemical vapor deposition.

摘要翻译： 本发明的各种实施例通常涉及在半导体器件中形成导电通孔的方法。 通过使用原子层沉积在凹部内的多个金属阻挡层上沉积钨晶种层而形成的通孔塞电连接第一和第二金属层。 然后使用化学气相沉积用凹槽填充钨。