利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

184 条记录 (耗时 0.028 秒)

    Magnetic tunnel junction (MTJ) on planarized electrode
    21.
    发明授权
    Magnetic tunnel junction (MTJ) on planarized electrode 有权
    平面化电极上的磁隧道结（MTJ）

    公开(公告)号：US08681536B2

    公开(公告)日：2014-03-25

    申请号：US12777529

    申请日：2010-05-11

    申请人： Seung H. Kang ,  Xia Li ,  Wei-Chuan Chen ,  Kangho Lee ,  Xiaochun Zhu ,  Wah Nam Hsu

    发明人： Seung H. Kang ,  Xia Li ,  Wei-Chuan Chen ,  Kangho Lee ,  Xiaochun Zhu ,  Wah Nam Hsu

    IPC分类号： G11C11/22

    CPC分类号： H01L43/12 ,  H01L43/08

    摘要： A magnetic tunnel junction (MTJ) with direct contact is manufactured having lower resistances, improved yield, and simpler fabrication. The lower resistances improve both read and write processes in the MTJ. The MTJ layers are deposited on a bottom electrode aligned with the bottom metal. An etch stop layer may be deposited adjacent to the bottom metal to prevent overetch of an insulator surrounding the bottom metal. The bottom electrode is planarized before deposition of the MTJ layers to provide a substantially flat surface. Additionally, an underlayer may be deposited on the bottom electrode before the MTJ layers to promote desired characteristics of the MTJ.

    摘要翻译： 具有直接接触的磁性隧道结（MTJ）被制造成具有较低的电阻，提高的产量和更简单的制造。 较低的电阻提高了MTJ中的读取和写入过程。 MTJ层沉积在与底部金属对准的底部电极上。 蚀刻停止层可以沉积在底部金属附近，以防止围绕底部金属的绝缘体的过蚀刻。 在沉积MTJ层之前将底部电极平坦化以提供基本平坦的表面。 另外，可以在MTJ层之前的底部电极上沉​​积底层以促进MTJ的期望特性。

    Magnetic tunnel junction and method of fabrication
    25.
    发明授权
    Magnetic tunnel junction and method of fabrication 有权
    磁隧道结及其制造方法

    公开(公告)号：US07829923B2

    公开(公告)日：2010-11-09

    申请号：US12256487

    申请日：2008-10-23

    申请人： Xia Li ,  Seung H. Kang ,  Xiaochun Zhu ,  Kangho Lee ,  Matthew Nowak

    发明人： Xia Li ,  Seung H. Kang ,  Xiaochun Zhu ,  Kangho Lee ,  Matthew Nowak

    IPC分类号： H01L27/108

    CPC分类号： H01L43/12 ,  H01L43/08

    摘要： In a particular embodiment, a method of forming a magnetic tunnel junction (MTJ) device includes applying a dielectric layer to a surface, applying a metal layer to the dielectric layer, and adding a cap layer on the dielectric layer. The method also includes forming a magnetic tunnel junction (MTJ) stack such that an electrode of the MTJ stack is disposed on the metal layer and the cap layer contacts a side portion of the metal layer. An adjustable depth to via may connect a top electrode of the MTJ stack to a top metal.

    摘要翻译： 在特定实施例中，形成磁性隧道结（MTJ）器件的方法包括将电介质层施加到表面，向介电层施加金属层，以及在电介质层上添加覆盖层。 该方法还包括形成磁隧道结（MTJ）堆叠，使得MTJ堆叠的电极设置在金属层上，并且盖层接触金属层的侧部。 通孔的可调节深度可将MTJ叠层的顶部电极连接到顶部金属。

    Magnetic Tunnel Junction and Method of Fabrication
    26.
    发明申请
    Magnetic Tunnel Junction and Method of Fabrication 有权
    磁隧道结及其制作方法

    公开(公告)号：US20100102404A1

    公开(公告)日：2010-04-29

    申请号：US12256487

    申请日：2008-10-23

    申请人： Xia Li ,  Seung H. Kang ,  Xiaochun Zhu ,  Kangho Lee ,  Matthew Nowak

    发明人： Xia Li ,  Seung H. Kang ,  Xiaochun Zhu ,  Kangho Lee ,  Matthew Nowak

    IPC分类号： H01L29/82 ,  H01L21/00

    CPC分类号： H01L43/12 ,  H01L43/08

    摘要： In a particular embodiment, a method of forming a magnetic tunnel junction (MTJ) device includes applying a dielectric layer to a surface, applying a metal layer to the dielectric layer, and adding a cap layer on the dielectric layer. The method also includes forming a magnetic tunnel junction (MTJ) stack such that an electrode of the MTJ stack is disposed on the metal layer and the cap layer contacts a side portion of the metal layer. An adjustable depth to via may connect a top electrode of the MTJ stack to a top metal.

    摘要翻译： 在特定实施例中，形成磁性隧道结（MTJ）器件的方法包括将电介质层施加到表面，向介电层施加金属层，以及在电介质层上添加覆盖层。 该方法还包括形成磁隧道结（MTJ）堆叠，使得MTJ堆叠的电极设置在金属层上，并且盖层接触金属层的侧部。 通孔的可调节深度可将MTJ叠层的顶部电极连接到顶部金属。

    Two mask MTJ integration for STT MRAM
    27.
    发明授权
    Two mask MTJ integration for STT MRAM 有权
    两个掩模MTJ集成为STT MRAM

    公开(公告)号：US08125040B2

    公开(公告)日：2012-02-28

    申请号：US12405461

    申请日：2009-03-17

    申请人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

    发明人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

    IPC分类号： H01L29/82

    CPC分类号： H01L43/08 ,  G11C11/161 ,  H01L43/12

    摘要： A method for forming a magnetic tunnel junction (MTJ) for magnetic random access memory (MRAM) using two masks includes depositing over an interlevel dielectric layer containing an exposed first interconnect metallization, a first electrode, a fixed magnetization layer, a tunneling barrier layer, a free magnetization layer and a second electrode. An MTJ structure including the tunnel barrier layer, free layer and second electrode is defined above the first interconnect metallization by a first mask. A first passivation layer encapsulates the MTJ structure, leaving the second electrode exposed. A third electrode is deposited in contact with the second electrode. A second mask is used to pattern a larger structure including the third electrode, the first passivation layer, the fixed magnetization layer and the first electrode. A second dielectric passivation layer covers the etched plurality of layers, the first interlevel dielectric layer and the first interconnect metallization.

    摘要翻译： 使用两个掩模形成用于磁性随机存取存储器（MRAM）的磁性隧道结（MTJ）的方法包括在包含暴露的第一互连金属化的层间介质层上沉积，第一电极，固定磁化层，隧道势垒层， 自由磁化层和第二电极。 包括隧道势垒层，自由层和第二电极的MTJ结构通过第一掩模限定在第一互连金属化之上。 第一钝化层封装MTJ结构，留下第二电极。 沉积与第二电极接触的第三电极。 使用第二掩模来图案化包括第三电极，第一钝化层，固定磁化层和第一电极的较大结构。 第二电介质钝化层覆盖被蚀刻的多个层，第一层间介质层和第一互连金属化层。

    Predictive modeling of interconnect modules for advanced on-chip interconnect technology
    29.
    发明授权
    Predictive modeling of interconnect modules for advanced on-chip interconnect technology 失效
    用于先进片上互连技术的互连模块的预测建模

    公开(公告)号：US08429577B2

    公开(公告)日：2013-04-23

    申请号：US12474297

    申请日：2009-05-29

    申请人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Matthew Nowak

    发明人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Matthew Nowak

    IPC分类号： G06F9/455 ,  G06F17/50

    CPC分类号： G06F17/5036

    摘要： A computer program product estimates performance of an interconnect structure of a semiconductor integrated circuit (IC). The program product includes code executing on a computer to calculate at least one electrical characteristic of the interconnect structure based on input data accounting for multiple layers of the interconnect structure. The electrical characteristics can be capacitance, resistance, and/or inductance. The capacitance may be based upon multiple components, including a fringe capacitance component, a terminal capacitance component, and a coupling capacitance component.

    摘要翻译： 计算机程序产品估计半导体集成电路（IC）的互连结构的性能。 程序产品包括在计算机上执行的代码，用于基于考虑到互连结构的多层的输入数据来计算互连结构的至少一个电特性。 电气特性可以是电容，电阻和/或电感。 电容可以基于多个分量，包括边缘电容分量，端子电容分量和耦合电容分量。

    Predictive Modeling of Interconnect Modules for Advanced On-Chip Interconnect Technology
    30.
    发明申请
    Predictive Modeling of Interconnect Modules for Advanced On-Chip Interconnect Technology 失效
    用于高级片上互连技术的互连模块的预测建模

    公开(公告)号：US20090327983A1

    公开(公告)日：2009-12-31

    申请号：US12474297

    申请日：2009-05-29

    申请人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Matthew Nowak

    发明人： Xia Li ,  Wei Zhao ,  Yu Cao ,  Shiqun Gu ,  Seung H. Kang ,  Matthew Nowak

    IPC分类号： G06F17/50

    CPC分类号： G06F17/5036

    摘要： A computer program product estimates performance of an interconnect structure of a semiconductor integrated circuit (IC). The program product includes code executing on a computer to calculate at least one electrical characteristic of the interconnect structure based on input data accounting for multiple layers of the interconnect structure. The electrical characteristics can be capacitance, resistance, and/or inductance. The capacitance may be based upon multiple components, including a fringe capacitance component, a terminal capacitance component, and a coupling capacitance component.

    摘要翻译： 计算机程序产品估计半导体集成电路（IC）的互连结构的性能。 程序产品包括在计算机上执行的代码，用于基于考虑到互连结构的多层的输入数据来计算互连结构的至少一个电特性。 电气特性可以是电容，电阻和/或电感。 电容可以基于多个分量，包括边缘电容分量，端子电容分量和耦合电容分量。