公开(公告)号：US09355719B2

公开(公告)日：2016-05-31

申请号：US14415706

申请日：2012-07-19

申请人： Seiji Miura ,  Hiroshi Uchigaito ,  Kenzo Kurotsuchi

发明人： Seiji Miura ,  Hiroshi Uchigaito ,  Kenzo Kurotsuchi

IPC分类号： G11C8/00 ,  G11C13/00 ,  G06F12/02 ,  G11C29/24 ,  G11C29/04 ,  G11C16/04

CPC分类号： G11C13/0069 ,  G06F12/0246 ,  G06F2212/1008 ,  G11C13/0004 ,  G11C13/004 ,  G11C13/0061 ,  G11C16/0483 ,  G11C29/24 ,  G11C2029/0411 ,  G11C2213/72 ,  G11C2213/74 ,  G11C2213/75

摘要： A semiconductor device including a nonvolatile memory cell realizes enhancement of reliability and convenience. The semiconductor device includes a nonvolatile memory unit that includes plural overwritable memory cells (CL), and a control circuit that controls access to the nonvolatile memory unit. The control circuit allocates one physical address to a chain memory array CY in the nonvolatile memory unit, for example. The control circuit performs writing to a memory cell (for example, CL0) that is apart of the chain memory array CY according to a first write command with respect to the physical address, and performs writing to a memory cell (for example, CL1) that is another part thereof according to a second write command with respect to the physical address.

摘要翻译： 包括非易失性存储单元的半导体器件实现了可靠性和便利性的提高。 半导体器件包括包括多个可重写存储单元（CL）的非易失性存储器单元和控制对非易失性存储器单元的访问的控制电路。 例如，控制电路将一个物理地址分配给非易失性存储器单元中的链式存储器阵列CY。 控制电路根据关于物理地址的第一写入命令，对链存储器阵列CY的分开的存储单元（例如CL0）进行写入，并对存储单元（例如CL1）进行写入， 这是根据关于物理地址的第二写命令的另一部分。

公开(公告)号：US20150186056A1

公开(公告)日：2015-07-02

申请号：US14423384

申请日：2012-09-07

申请人： Seiji Miura ,  Hiroshi Uchigaito ,  Kenzo Kurotsuchi

发明人： Seiji Miura ,  Hiroshi Uchigaito ,  Kenzo Kurotsuchi

IPC分类号： G06F3/06

CPC分类号： G06F3/0616 ,  G06F3/0652 ,  G06F3/0653 ,  G06F3/0659 ,  G06F3/0688 ,  G06F11/108

摘要： In a storage device system having a plurality of memory modules including a non-volatile memory, improved reliability and a longer life or the like is to be realized. To this end, a plurality of memory modules (STG) notifies a control circuit DKCTL0 of a write data volume (Wstg) that is actually written in an internal non-volatile memory thereof. The control circuit DKCTL0 finds a predicted write data volume (eWd) for each memory module on the basis of the write data volume (Wstg), a write data volume (Wh2d) involved in a write command that is already issued to the plurality of memory modules, and a write data volume (ntW) involved in a next write command. Then, a next write command is issued to the memory module having the smallest predicted write data volume.

摘要翻译： 在具有包括非易失性存储器的多个存储器模块的存储设备系统中，将实现提高的可靠性和更长的使用寿命等。 为此，多个存储器模块（STG）向控制电路DKCTL0通知实际写入其内部非易失性存储器的写入数据量（Wstg）。 控制电路DKCTL0根据写入数据量（Wstg），已经发给多个存储器的写命令所涉及的写入数据量（Wh2d），找出每个存储器模块的预测写数据量（eWd） 模块和下一个写命令中涉及的写数据卷（ntW）。 然后，向具有最小预测写入数据量的存储器模块发出下一个写入命令。

公开(公告)号：US08930593B2

公开(公告)日：2015-01-06

申请号：US12276061

申请日：2008-11-21

申请人： Seiji Miura ,  Roger Dwain Isaac

发明人： Seiji Miura ,  Roger Dwain Isaac

IPC分类号： G06F13/18 ,  G06F13/16

CPC分类号： G06F13/1673 ,  G06F13/1684

摘要： A storage system and method for setting parameters and determining latency in a chained device system. Storage nodes store information and the storage nodes are organized in a daisy chained network. At least one of one of the storage nodes includes an upstream communication buffer. Flow of information to the storage nodes is based upon constraints of the communication buffer within the storage nodes. In one embodiment, communication between the master controller and the plurality storage nodes has a determined maximum latency.

摘要翻译： 用于在链式设备系统中设置参数和确定延迟的存储系统和方法。 存储节点存储信息，存储节点组织在菊花链网络中。 存储节点中的至少一个包括上游通信缓冲器。 到存储节点的信息流是基于存储节点内的通信缓冲器的约束。 在一个实施例中，主控制器和多个存储节点之间的通信具有确定的最大延迟。

公开(公告)号：US08601181B2

公开(公告)日：2013-12-03

申请号：US12276116

申请日：2008-11-21

申请人： Seiji Miura ,  Roger Dwain Isaac

发明人： Seiji Miura ,  Roger Dwain Isaac

IPC分类号： G06F13/00 ,  G06F3/00

CPC分类号： G06F13/1673 ,  G06F13/1684

摘要： Methods for controlling read data buffering are disclosed. In one of the methods core operations are performed in response to a receipt of a read command from a master controller and an internal or external communication buffer of a data storage node is selected to forward information to the master controller. The data storage node is selected based upon constraints and contents of one or more communication buffers. Information is forwarded from the selected internal or external communication buffer to the master controller.

摘要翻译： 公开了用于控制读取数据缓冲的方法。 在方法之一中，响应于从主控制器接收到读取命令而执行核心操作，并且选择数据存储节点的内部或外部通信缓冲器以将信息转发到主控制器。 基于一个或多个通信缓冲器的约束和内容选择数据存储节点。 信息从选定的内部或外部通信缓冲区转发到主控制器。

公开(公告)号：US20120285733A1

公开(公告)日：2012-11-15

申请号：US13263359

申请日：2010-04-08

申请人： Takahiko Kato ,  Takashi Naito ,  Hiroki Yamamoto ,  Takuya Aoyagi ,  Seiichi Watanabe ,  Seiji Miura ,  Norihito Sakaguchi ,  Kazuki Aoshima ,  Kenji Ohkubo

发明人： Takahiko Kato ,  Takashi Naito ,  Hiroki Yamamoto ,  Takuya Aoyagi ,  Seiichi Watanabe ,  Seiji Miura ,  Norihito Sakaguchi ,  Kazuki Aoshima ,  Kenji Ohkubo

IPC分类号： H01B1/02 ,  H05K1/09 ,  H01B5/00

CPC分类号： C22C9/01 ,  C22C9/06 ,  H01J1/02 ,  H01J2211/225 ,  H01L31/022425 ,  H05K1/092 ,  Y02E10/50

摘要： An object of the present invention is to provide an electronic component using a Cu-based conductive material that can suppress oxidization even in a heat treatment in an oxidizing atmosphere and that can suppress an increase in an electrical resistance. In an electronic component having an electrode or a wiring, a ternary alloy made from three elements consisting of Cu, Al, and Co is used as a Cu-based wiring material that can prevent oxidization of the electrode or the wiring. Specifically, part or the whole of the electrode or the wiring has a chemical composition in which an Al content is 10 at % to 25 at %, a Co content is 5 at % to 20 at %, and the balance is composed of Cu and unavoidable impurities, and the chemical composition represents a ternary alloy in which two phases of a Cu solid solution formed by Al and Co being dissolved into Cu and a CoAl intermetallic compound coexist together.

摘要翻译： 本发明的目的是提供一种使用Cu基导电材料的电子部件，即使在氧化气氛中的热处理中也能够抑制氧化，并且能够抑制电阻的增加。 在具有电极或布线的电子部件中，使用由Cu，Al和Co组成的三个元素制成的三元合金作为能够防止电极或布线的氧化的Cu系布线材料。 具体地说，电极或布线的一部分或全部具有Al含量为10原子％至25原子％的Co化学组成，Co含量为5原子％至20原子％，余量由Cu和 不可避免的杂质，化学组成表示三元合金，其中由Al和Co形成的Cu固溶体中的两相溶解于Cu和CoAl金属间化合物共存。

公开(公告)号：US20110319399A1

公开(公告)日：2011-12-29

申请号：US13255817

申请日：2010-03-11

申请人： Seiji Miura ,  Tsutomu Awamura ,  Yuhiro Yamazaki ,  Hironari Fujii

发明人： Seiji Miura ,  Tsutomu Awamura ,  Yuhiro Yamazaki ,  Hironari Fujii

IPC分类号： A61K31/5415 ,  A61K31/405 ,  A61P29/00 ,  A61K31/196 ,  A61K31/365 ,  A61K31/415 ,  A61K31/192 ,  A61K31/407

CPC分类号： A61K31/16 ,  A61K9/7053 ,  A61K31/196 ,  A61K45/06 ,  A61K2300/00

摘要： An external preparation containing the following components (A) and (B): (A) a non-steroidal analgesic/anti-inflammatory agent, and (B) an organic amine. The external preparation of the present invention has improved skin permeation and excellent stability of a non-steroidal analgesic/anti-inflammatory agent in the external preparation. The external preparation of the present invention also has excellent appearance.

摘要翻译： 含有以下组分（A）和（B）的外用制剂：（A）非甾体镇痛/抗炎剂，和（B）有机胺。 本发明的外用制剂改善了外用制剂中非甾体止痛/抗炎剂的皮肤渗透性和优异的稳定性。 本发明的外用制剂也具有优异的外观。

公开(公告)号：US08028119B2

公开(公告)日：2011-09-27

申请号：US11435712

申请日：2006-05-18

申请人： Seiji Miura

发明人： Seiji Miura

IPC分类号： G06F13/38 ,  G06F12/00 ,  G08C25/00

CPC分类号： G06F12/0246 ,  G06F11/1068 ,  G06F12/0862 ,  G06F12/0888 ,  G06F12/0893 ,  G06F2212/2022 ,  G11C5/02 ,  G11C7/1006 ,  G11C2207/2245 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

摘要： A memory system including a non-volatile memory, a cache memory, a control circuit, and a data processing device is configured. The high speed can be achieved by transferring data in the non-volatile memory to the cache memory to retain the same therein. When the data in the non-volatile memory is transferred to the cache memory, error correction is performed so as to improve the reliability. Since the cache memory and the non-volatile memory can be accessed from the data processing device independently, improvement in usability can be achieved. The memory system including the plurality of chips is configured as a memory system module where respective chips are arranged in a stacked manner and wired by a ball grid array (BGA) and wire bonding between chips.

摘要翻译： 配置包括非易失性存储器，高速缓冲存储器，控制电路和数据处理装置的存储器系统。 可以通过将非易失性存储器中的数据传送到高速缓冲存储器来保持高速度来实现高速度。 当非易失性存储器中的数据被传送到高速缓冲存储器时，执行错误校正以提高可靠性。 由于可以独立于数据处理装置访问高速缓冲存储器和非易失性存储器，所以可以实现可用性的提高。 包括多个芯片的存储器系统被配置为存储器系统模块，其中各个芯片以堆叠的方式布置并且由球栅阵列（BGA）布线并且在芯片之间引线接合。

公开(公告)号：US08024512B2

公开(公告)日：2011-09-20

申请号：US12620912

申请日：2009-11-18

申请人： Seiji Miura ,  Kazushige Ayukawa

发明人： Seiji Miura ,  Kazushige Ayukawa

IPC分类号： G06F12/00

CPC分类号： G06F13/161 ,  G06F12/0215 ,  G11C7/1018 ,  Y02D10/13 ,  Y02D10/14

摘要： A memory controller and data processor have their operation mode switched from the page-on mode for high-speed access to a same page to the page-off mode in response to consecutive events of access to different pages, so that the memory access is performed at a high speed and low power consumption.

摘要翻译： 存储器控制器和数据处理器响应于连续访问不同页面的事件，将其操作模式从用于高速访问的页面模式切换到同一页面到页面关闭模式，从而执行存储器访问 在高速和低功耗下。

公开(公告)号：US07994451B2

公开(公告)日：2011-08-09

申请号：US11290988

申请日：2005-12-01

申请人： Koichi Shigematsu ,  Seiji Miura

发明人： Koichi Shigematsu ,  Seiji Miura

IPC分类号： H01L21/46 ,  H01L21/02

CPC分类号： H01L21/67253 ,  B23K26/0853 ,  B23K26/0869 ,  B23K2101/40 ,  H01L21/67092

摘要： A laser beam processing machine comprising a chuck table for holding a workpiece, a laser beam application means for applying a pulse laser beam to the workpiece held on the chuck table, and a processing-feed means for processing-feeding the chuck table and the laser beam application means relative to each other, wherein the machine further comprises a feed amount detection means for detecting the processing-feed amount of the chuck table and a control means for controlling the laser beam application means based on a detection signal from the feed amount detection means, and the control means outputs an application signal to the laser beam application means for each predetermined processing-feed amount based on a signal from the feed amount detection means.

摘要翻译： 一种激光束处理机，包括用于保持工件的卡盘台，用于将脉冲激光束施加到夹持在卡盘台上的工件的激光束施加装置，以及用于加工卡盘台和激光器的加工进给装置 光束施加装置，其中所述机器还包括用于检测所述卡盘台的加工进给量的进给量检测装置和用于基于来自所述进给量检测的检测信号来控制所述激光束施加装置的控制装置 并且所述控制装置基于来自所述进给量检测装置的信号，针对每个预定的处理进给量向所述激光束施加装置输出应用信号。

公开(公告)号：US07873796B2

公开(公告)日：2011-01-18

申请号：US11292218

申请日：2005-12-02

申请人： Seiji Miura

发明人： Seiji Miura

IPC分类号： G06F12/00 ,  G06F13/00

CPC分类号： G06F5/12 ,  G06F13/1663 ,  G06F13/1673

摘要： In an information processor system including a memory device (MEM0), a memory control device (SL0) capable of controlling an operation of the memory device, and a plurality of bus masters (MS0 to MS3) capable of giving access to the memory device through the memory control device, the memory control device includes a control circuit (SDCON) capable of giving a notice of information about a time that a data transfer from the memory device can be started to the bus master related to an access request. The bus master can cause the time information thus given to be a judgment factor as to whether an access request is given to the memory device or not. Consequently, each of the bus masters can avoid the generation of a useless access request and a data transfer to the masters to be accessed can be carried out smoothly.

摘要翻译： 在包括存储装置（MEM0），能够控制存储装置的动作的存储器控​​制装置（SL0）的信息处理器系统中，以及能够通过存储装置访问存储装置的多个总线主机（MS0〜MS3） 存储器控制装置，存储器控制装置包括控制电路（SDCON），该控制电路能够提供关于来自存储器装置的数据传输可以开始到与访问请求有关的总线主机的时间的信息的通知。 总线主机可以使得给出的时间信息成为关于是否向存储器件提供访问请求的判断因素。 因此，每个总线主机可以避免产生无用的访问请求，并且可以顺利地执行要访问的主机的数据传送。