利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

117 条记录 (耗时 0.041 秒)

    Corrosion control of stacked integrated circuits
    31.
    发明授权
    Corrosion control of stacked integrated circuits 有权
    堆叠式集成电路的腐蚀控制

    公开(公告)号：US08618670B2

    公开(公告)日：2013-12-31

    申请号：US12192514

    申请日：2008-08-15

    申请人： Shiqun Gu ,  Matthew Nowak

    发明人： Shiqun Gu ,  Matthew Nowak

    IPC分类号： H01L23/20 ,  H01L21/58

    CPC分类号： H01L25/0657 ,  H01L25/50 ,  H01L2224/0554 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/056 ,  H01L2224/13025 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2224/05599 ,  H01L2224/0555 ,  H01L2224/0556

    摘要： A system and method prevent corrosive elements (or at least the oxidizing agent) from making contact with metal connections at the interface between two layers of a stacked IC device. When layers are positioned in proximity to each other, a cavity is formed at the boundary of the planar surfaces of the layers. This cavity is bounded by a peripheral seal between the layers. In one embodiment, a vacuum is created within the cavity thereby reducing the corrosive atmosphere within the cavity. In another embodiment, the cavity is filled with an inert gas, such as argon. Once the cavity has oxidizing elements reduced, the peripheral seal can be encapsulated to prevent seepage of contaminants into the cavity.

    摘要翻译： 一种系统和方法可以防止腐蚀性元件（或至少氧化剂）在层叠IC器件的两层之间的界面处与金属连接接触。 当层彼此靠近地定位时，在层的平面表面的边界处形成空腔。 该空腔由层之间的周边密封界定。 在一个实施例中，在空腔内产生真空，从而减小空腔内的腐蚀性气氛。 在另一个实施例中，空腔填充惰性气体，例如氩气。 一旦腔体的氧化元件减少，外围密封件就可以被密封，以防止污染物进入腔体中。

    Three dimensional inductor and transformer
    34.
    发明授权
    Three dimensional inductor and transformer 有权
    三维电感和变压器

    公开(公告)号：US08143952B2

    公开(公告)日：2012-03-27

    申请号：US12576033

    申请日：2009-10-08

    申请人： Jonghae Kim ,  Shiqun Gu ,  Brian Matthew Henderson ,  Thomas R. Toms ,  Lew G. Chua-Eoan ,  Seyfollah S. Bazarjani ,  Matthew Nowak

    发明人： Jonghae Kim ,  Shiqun Gu ,  Brian Matthew Henderson ,  Thomas R. Toms ,  Lew G. Chua-Eoan ,  Seyfollah S. Bazarjani ,  Matthew Nowak

    IPC分类号： H03F3/14

    CPC分类号： H01L28/10 ,  H01F17/0013 ,  H01F19/04 ,  H01F2017/002 ,  H01L23/481 ,  H01L23/5227 ,  H01L27/0207 ,  H01L2224/16145 ,  H01L2924/3011

    摘要： A three dimensional on-chip inductor, transformer and radio frequency amplifier are disclosed. The radio frequency amplifier includes a pair of transformers and a transistor. The transformers include at least two inductively coupled inductors. The inductors include a plurality of segments of a first metal layer, a plurality of segments of a second metal layer, a first inductor input, a second inductor input, and a plurality of through silicon vias coupling the plurality of segments of the first metal layer and the plurality of segments of the second metal layer to form a continuous, non-intersecting path between the first inductor input and the second inductor input. The inductors can have a symmetric or asymmetric geometry. The first metal layer can be a metal layer in the back-end-of-line section of the chip. The second metal layer can be located in the redistributed design layer of the chip.

    摘要翻译： 公开了三维片上电感器，变压器和射频放大器。 射频放大器包括一对变压器和晶体管。 变压器包括至少两个电感耦合电感器。 电感器包括第一金属层的多个段，第二金属层的多个段，第一电感器输入端，第二电感器输入端和耦合第一金属层的多个段的多个穿通硅通孔 以及第二金属层的多个段，以在第一电感器输入端和第二电感器输入端之间形成连续的，不相交的路径。 电感器可以具有对称或不对称的几何形状。 第一金属层可以是芯片的后端部分中的金属层。 第二金属层可以位于芯片的再分布设计层中。

    Active Thermal Control for Stacked IC Devices
    35.
    发明申请
    Active Thermal Control for Stacked IC Devices 有权
    堆叠IC器件的主动热控制

    公开(公告)号：US20090321909A1

    公开(公告)日：2009-12-31

    申请号：US12163029

    申请日：2008-06-27

    申请人： Shiqun Gu ,  Matthew Nowak ,  Thomas R. Toms

    发明人： Shiqun Gu ,  Matthew Nowak ,  Thomas R. Toms

    IPC分类号： H01L23/38

    CPC分类号： H05K7/20 ,  H01L23/38 ,  H01L25/0657 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2224/05599

    摘要： Thermal conductivity in a stacked IC device can be improved by constructing one or more active temperature control devices within the stacked IC device. In one embodiment, the control devices are thermal electric (TE) devices, such as Peltier devices. The TE devices can then be selectively controlled to remove or add heat, as necessary, to maintain the stacked IC device within a defined temperature range. The active temperature control elements can be P-N junctions created in the stacked IC device and can serve to move the heat laterally and/or vertically, as desired.

    摘要翻译： 可以通过在堆叠的IC器件内构造一个或多个有源温度控制器件来提高层叠IC器件中的导热性。 在一个实施例中，控制装置是诸如珀耳帖装置之类的热电（TE）装置。 然后可根据需要选择性地控制TE器件去除或加热，以将堆叠的IC器件保持在规定的温度范围内。 活性温度控制元件可以是在堆叠的IC器件中产生的P-N结，并且可以根据需要用于横向和/或垂直地移动热量。

    Through Glass Via Manufacturing Process
    37.
    发明申请
    Through Glass Via Manufacturing Process 审中-公开
    通过玻璃制造工艺

    公开(公告)号：US20110229687A1

    公开(公告)日：2011-09-22

    申请号：US12727775

    申请日：2010-03-19

    申请人： Shiqun Gu ,  Xia Li ,  Yiming Li

    发明人： Shiqun Gu ,  Xia Li ,  Yiming Li

    IPC分类号： B32B3/10 ,  B44C1/22

    CPC分类号： H01L23/15 ,  H01L21/486 ,  H01L23/49827 ,  H01L2924/0002 ,  H05K3/0041 ,  Y10T428/24273 ,  H01L2924/00

    摘要： Fabrication of a through glass via in a relatively thick glass substrate includes patterning a through glass via hard mask on a surface of the glass substrate. The fabrication also includes wet etching a portion of the glass substrate, through the hard mask, to create a partial through glass via. The wet etching may involve applying a vapor of an oxide etch chemical, such as HF and XeF6, or applying a wet oxide etch chemical, such as HF and XeF6. The fabrication further includes passivating the etched partial through glass via, removing bottom passivation from the partial through glass via, and repeating the etching, passivating and removing to create the through glass via. The resulting through glass via has a scalloped side wall, a vertical profile and a high aspect ratio.

    摘要翻译： 在相对厚的玻璃基板中制造直通玻璃通孔包括在玻璃基板的表面上通过硬掩模图案化通孔玻璃。 该制造还包括通过硬掩模湿法蚀刻玻璃基底的一部分，以产生部分透过玻璃通孔。 湿蚀刻可以包括施加氧化物蚀刻化学品的蒸气，例如HF和XeF 6，或者施加湿氧化物蚀刻化学品，例如HF和XeF 6。 该制造还包括钝化蚀刻的部分通过玻璃通孔，从部分通过玻璃通孔去除底部钝化，并重复蚀刻，钝化和去除以产生通孔玻璃通孔。 所产生的通过玻璃通孔具有扇形侧壁，垂直轮廓和高纵横比。

    Dynamic Interleaving Of Multi-Channel Memory
    38.
    发明申请
    Dynamic Interleaving Of Multi-Channel Memory 审中-公开
    多通道内存的动态交错

    公开(公告)号：US20110320751A1

    公开(公告)日：2011-12-29

    申请号：US12823370

    申请日：2010-06-25

    申请人： Feng Wang ,  Shiqun Gu ,  Matthew Michael Nowak

    发明人： Feng Wang ,  Shiqun Gu ,  Matthew Michael Nowak

    IPC分类号： G06F12/06

    CPC分类号： G06F13/1652 ,  G06F13/1684 ,  Y02D10/14

    摘要： In a particular embodiment, a dynamic interleaving system changes the number of interleaving channels of a multi-channel memory based on a detected level of bandwidth requests from a plurality of master ports to a plurality of slave ports. At a low level of bandwidth requests, the number of interleaving channels is reduced.

    摘要翻译： 在特定实施例中，动态交织系统基于从多个主端口到多个从端口的检测到的带宽请求的级别来改变多信道存储器的交织信道的数量。 在低等级的带宽请求下，减少了交织信道的数量。

    IC interconnect
    39.
    发明授权
    IC interconnect 有权
    IC互连

    公开(公告)号：US08076768B2

    公开(公告)日：2011-12-13

    申请号：US12938396

    申请日：2010-11-03

    申请人： Kenneth Kaskoun ,  Shiqun Gu ,  Bart Swinnen

    发明人： Kenneth Kaskoun ,  Shiqun Gu ,  Bart Swinnen

    IPC分类号： H01L23/02

    CPC分类号： H01L21/76898 ,  H01L23/481 ,  H01L2224/06181 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A multi-tiered IC device contains a first die including a substrate with a first and second set of vias. The first set of vias extends from one side of the substrate, and the second set of vias extend from an opposite side of the substrate. Both sets of vias are coupled together. The first set of vias are physically smaller than the second set of vias. A second die having a set of interconnects is stacked relative to the first die in which the interconnects couple to the first set of vias.

    摘要翻译： 多层IC器件包含第一裸片，其包括具有第一组和第二组通孔的衬底。 第一组通孔从衬底的一侧延伸，并且第二组通孔从衬底的相对侧延伸。 两组通孔耦合在一起。 第一组通孔在物理上小于第二组通孔。 具有一组互连件的第二管芯相对于第一管芯堆叠，其中互连件耦合到第一组通孔。

    Semiconductor Device with Vias Having More Than One Material
    40.
    发明申请
    Semiconductor Device with Vias Having More Than One Material 审中-公开
    具有多于一种材料的通孔的半导体器件

    公开(公告)号：US20110204517A1

    公开(公告)日：2011-08-25

    申请号：US12710399

    申请日：2010-02-23

    申请人： Shiqun Gu ,  Yiming Li ,  Steve J. Bezuk

    发明人： Shiqun Gu ,  Yiming Li ,  Steve J. Bezuk

    IPC分类号： H01L23/48 ,  H01L21/768 ,  H01L21/50

    CPC分类号： H01L23/481 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

    摘要： A semiconductor die includes a via within a substrate material of the semiconductor die. The via includes a first conductive material having a first Coefficient of Thermal Expansion (CTE) and a second conductive material between the first conductive material and the substrate material of the semiconductor die. The second conductive material has a second CTE between the first CTE and a CTE of the substrate material of the semiconductor die. The first conductive material can be copper. The second conductive material can be tungsten and/or nickel. The substrate material can be silicon.

    摘要翻译： 半导体管芯包括在半导体管芯的衬底材料内的通孔。 通孔包括具有第一热膨胀系数（CTE）的第一导电材料和位于第一导电材料和半导体管芯的衬底材料之间的第二导电材料。 第二导电材料在第一CTE和半导体管芯的衬底材料的CTE之间具有第二CTE。 第一导电材料可以是铜。 第二导电材料可以是钨和/或镍。 衬底材料可以是硅。