公开(公告)号：US08643069B2

公开(公告)日：2014-02-04

申请号：US13180556

申请日：2011-07-12

申请人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Teng-Chun Tsai ,  Chia-Lin Hsu ,  Chih-Hsun Lin ,  Yen-Ming Chen ,  Chia-Hsi Chen ,  Chang-Hung Kung

发明人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Teng-Chun Tsai ,  Chia-Lin Hsu ,  Chih-Hsun Lin ,  Yen-Ming Chen ,  Chia-Hsi Chen ,  Chang-Hung Kung

IPC分类号： H01L29/76 ,  H01L21/02

CPC分类号： H01L21/28008 ,  H01L21/28123 ,  H01L21/31053 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

摘要： A semiconductor device having a metal gate includes a substrate having a plurality of shallow trench isolations (STIs) formed therein, at least a metal gate positioned on the substrate, and at least a pair of auxiliary dummy structures respectively positioned at two sides of the metal gate and on the substrate.

摘要翻译： 具有金属栅极的半导体器件包括具有形成在其中的至少一个金属栅极的多个浅沟槽隔离物（STI）的基板，以及分别位于金属的两侧的至少一对辅助虚设结构 门和衬底上。

公开(公告)号：US20130234217A1

公开(公告)日：2013-09-12

申请号：US13415611

申请日：2012-03-08

申请人： Mei-Hsuan Lin ,  Chih-Hsun Lin ,  Ching-Hua Chu ,  Ling-Sung Wang

发明人： Mei-Hsuan Lin ,  Chih-Hsun Lin ,  Ching-Hua Chu ,  Ling-Sung Wang

IPC分类号： H01L29/772 ,  H01L21/336

CPC分类号： H01L29/66507 ,  H01L21/02532 ,  H01L21/0257 ,  H01L21/02694 ,  H01L21/30604 ,  H01L21/308 ,  H01L29/165 ,  H01L29/41758 ,  H01L29/45 ,  H01L29/66553 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： A device includes a semiconductor substrate, a gate stack over the semiconductor substrate, and a stressor region having at least a portion in the semiconductor substrate and adjacent to the gate stack. The stressor region includes a first stressor region having a first p-type impurity concentration, a second stressor region over the first stressor region, wherein the second stressor region has a second p-type impurity concentration, and a third stressor region over the second stressor region. The third stressor region has a third p-type impurity concentration. The second p-type impurity concentration is lower than the first and the third p-type impurity concentrations.

公开(公告)号：US20130111419A1

公开(公告)日：2013-05-02

申请号：US13286410

申请日：2011-11-01

申请人： Mei-Hsuan Lin ,  Ling-Sung Wang ,  Chih-Hsun Lin ,  Chih-Kang Chao

发明人： Mei-Hsuan Lin ,  Ling-Sung Wang ,  Chih-Hsun Lin ,  Chih-Kang Chao

IPC分类号： G06F17/50

CPC分类号： G06F17/5068 ,  H01L21/26586 ,  H01L29/6659

摘要： The present disclosure provides a method and system for modifying a doped region design layout during mask preparation to tune device performance. An exemplary method includes receiving an integrated circuit design layout designed to define an integrated circuit, wherein the integrated circuit design layout includes a doped feature layout; identifying an area of the integrated circuit for device performance modification, and modifying a portion of the doped feature layout that corresponds with the identified area of the integrated circuit during a mask preparation process, thereby providing a modified doped feature layout.

摘要翻译： 本公开提供了一种用于在掩模准备期间修改掺杂区域设计布局以调谐设备性能的方法和系统。 一种示例性方法包括接收设计成定义集成电路的集成电路设计布局，其中集成电路设计布局包括掺杂特征布局; 识别用于器件性能修改的集成电路的区域，以及在掩模准备过程期间修改与所识别的集成电路的区域相对应的掺杂特征布局的一部分，从而提供修改的掺杂特征布局。

公开(公告)号：US20130105912A1

公开(公告)日：2013-05-02

申请号：US13283603

申请日：2011-10-28

申请人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Ren-Peng Huang ,  Jie-Ning Yang ,  Chia-Lin Hsu ,  Teng-Chun Tsai ,  Chih-Hsun Lin ,  Chang-Hung Kung ,  Yen-Ming Chen ,  Yu-Ting Li

发明人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Ren-Peng Huang ,  Jie-Ning Yang ,  Chia-Lin Hsu ,  Teng-Chun Tsai ,  Chih-Hsun Lin ,  Chang-Hung Kung ,  Yen-Ming Chen ,  Yu-Ting Li

IPC分类号： H01L27/06 ,  H01L21/8234

CPC分类号： H01L27/0629

摘要： A method for fabricating semiconductor device is disclosed. The method includes the steps of: providing a substrate having a transistor region and a resistor region; forming a shallow trench isolation (STI) on the substrate of the resistor region; forming a tank in the STI of the resistor region; and forming a resistor in the tank and on the surface of the STI adjacent to two sides of the tank.

摘要翻译： 公开了半导体器件的制造方法。 该方法包括以下步骤：提供具有晶体管区域和电阻器区域的衬底; 在电阻器区域的衬底上形成浅沟槽隔离（STI）; 在电阻区域的STI中形成槽; 并且在罐中形成电阻器，并且在与槽的两侧相邻的STI的表面上形成电阻器。

公开(公告)号：US20130015524A1

公开(公告)日：2013-01-17

申请号：US13180556

申请日：2011-07-12

申请人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Teng-Chun Tsai ,  Chia-Lin Hsu ,  Chih-Hsun Lin ,  Yen-Ming Chen ,  Chia-Hsi Chen ,  Chang-Hung Kung

发明人： Chun-Wei Hsu ,  Po-Cheng Huang ,  Teng-Chun Tsai ,  Chia-Lin Hsu ,  Chih-Hsun Lin ,  Yen-Ming Chen ,  Chia-Hsi Chen ,  Chang-Hung Kung

IPC分类号： H01L29/78 ,  H01L21/28

CPC分类号： H01L21/28008 ,  H01L21/28123 ,  H01L21/31053 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

摘要： A semiconductor device having a metal gate includes a substrate having a plurality of shallow trench isolations (STIs) formed therein, at least a metal gate positioned on the substrate, and at least a pair of auxiliary dummy structures respectively positioned at two sides of the metal gate and on the substrate.

摘要翻译： 具有金属栅极的半导体器件包括具有形成在其中的至少一个金属栅极的至少一个金属栅极和分别位于该金属的两侧的至少一对辅助虚拟结构的基板，其中形成有多个浅沟槽隔离物（STI） 门和衬底上。

公开(公告)号：US20130012012A1

公开(公告)日：2013-01-10

申请号：US13179558

申请日：2011-07-10

申请人： Chien-Liang Lin ,  Yu-Ren Wang ,  Ying-Wei Yen ,  Shao-Wei Wang ,  Te-Lin Sun ,  Szu-Hao Lai ,  Po-Chun Chen ,  Chih-Hsun Lin ,  Che-Nan Tsai ,  Chun-Ling Lin ,  Chiu-Hsien Yeh

发明人： Chien-Liang Lin ,  Yu-Ren Wang ,  Ying-Wei Yen ,  Shao-Wei Wang ,  Te-Lin Sun ,  Szu-Hao Lai ,  Po-Chun Chen ,  Chih-Hsun Lin ,  Che-Nan Tsai ,  Chun-Ling Lin ,  Chiu-Hsien Yeh

IPC分类号： H01L21/28

CPC分类号： H01L21/268 ,  H01L21/28194 ,  H01L21/28211 ,  H01L21/324 ,  H01L21/3247 ,  H01L29/51

摘要： A semiconductor process includes the following steps. A substrate having an oxide layer thereon is provided. A high temperature process higher than 1000° C. is performed to form a melting layer between the substrate and the oxide layer. A removing process is performed to remove the oxide layer and the melting layer.

摘要翻译： 半导体工艺包括以下步骤。 提供其上具有氧化物层的衬底。 进行高于1000℃的高温处理，以在基板和氧化物层之间形成熔融层。 进行去除处理以去除氧化物层和熔化层。

公开(公告)号：US20120306028A1

公开(公告)日：2012-12-06

申请号：US13118561

申请日：2011-05-30

申请人： Yu-Ren Wang ,  Te-Lin Sun ,  Szu-Hao Lai ,  Po-Chun Chen ,  Chih-Hsun Lin ,  Che-Nan Tsai ,  Chun-Ling Lin ,  Chiu-Hsien Yeh ,  Chien-Liang Lin ,  Shao-Wei Wang ,  Ying-Wei Yen

发明人： Yu-Ren Wang ,  Te-Lin Sun ,  Szu-Hao Lai ,  Po-Chun Chen ,  Chih-Hsun Lin ,  Che-Nan Tsai ,  Chun-Ling Lin ,  Chiu-Hsien Yeh ,  Chien-Liang Lin ,  Shao-Wei Wang ,  Ying-Wei Yen

IPC分类号： H01L29/772 ,  H01L21/28

CPC分类号： H01L21/28202 ,  H01L29/513 ,  H01L29/518 ,  H01L29/78

摘要： A semiconductor process is provided, including: a substrate is provided, a buffer layer is formed, and a dielectric layer having a high dielectric constant is formed, wherein the methods of forming the buffer layer include: (1) an oxidation process is performed; and a baking process is performed; Alternatively, (2) an oxidation process is performed; a thermal nitridation process is performed; and a plasma nitridation process is performed; Or, (3) a decoupled plasma oxidation process is performed. Furthermore, a semiconductor structure fabricated by the last process is also provided.

摘要翻译： 提供一种半导体工艺，包括：提供衬底，形成缓冲层，形成介电常数高的介电层，其中形成缓冲层的方法包括：（1）进行氧化处理; 进行烘烤处理; 或者，（2）进行氧化处理; 进行热氮化处理; 并进行等离子体氮化处理; 或者，（3）进行去耦等离子体氧化处理。 此外，还提供了通过最后工艺制造的半导体结构。

公开(公告)号：USD664102S1

公开(公告)日：2012-07-24

申请号：US29402892

申请日：2011-09-28

申请人： Ching-Bai Hwang ,  Chih-Hsun Lin

设计人： Ching-Bai Hwang ,  Chih-Hsun Lin

公开(公告)号：US08064201B2

公开(公告)日：2011-11-22

申请号：US12494330

申请日：2009-06-30

申请人： Po-Hsuan Kuo ,  Chih-Hsun Lin

发明人： Po-Hsuan Kuo ,  Chih-Hsun Lin

IPC分类号： H05K7/20 ,  F28F7/00 ,  H01L23/34 ,  A44B11/25

CPC分类号： G06F1/20 ,  Y10T24/42 ,  Y10T24/44026 ,  Y10T24/44034 ,  Y10T24/44556

摘要： A thermal module includes a fin assembly, a heat spreader, a heat pipe connected between the fin assembly and the heat spreader, and a securing plate. The securing plate has at least three resilient members secured on a bottom surface thereof. Each of the resilient members has a capability to deform resiliently along a direction perpendicular to the bottom surface of the securing plate to resiliently press the heat spreader to an electronic component.

摘要翻译： 热模块包括翅片组件，散热器，连接在翅片组件和散热器之间的热管，以及固定板。 固定板具有固定在其底表面上的至少三个弹性构件。 每个弹性构件具有沿着垂直于固定板的底表面的方向弹性变形的能力，以将散热器弹性地按压到电子部件。

公开(公告)号：US20090047462A1

公开(公告)日：2009-02-19

申请号：US11926834

申请日：2007-10-29

申请人： Chih-Hsun Lin ,  Fung-Hsu Wu

发明人： Chih-Hsun Lin ,  Fung-Hsu Wu

IPC分类号： B32B3/02

CPC分类号： B32B15/08 ,  B32B27/308 ,  B32B27/32 ,  B32B27/36 ,  B32B27/365 ,  B32B2429/02

摘要： A three-level recording phase-change optical disc including a first recording layer, a second recording layer, a third recording layer, a reflective layer, and a dielectric layer is provided. The first recording layer, the second recording layer, and the third recording layer can form three recording regions with three different reflective indexes respectively so as to increase the recording density of the optical disc.

摘要翻译： 提供了包括第一记录层，第二记录层，第三记录层，反射层和电介质层的三电平记录相变光盘。 第一记录层，第二记录层和第三记录层可以分别形成具有三个不同反射指数的三个记录区域，以增加光盘的记录密度。