公开(公告)号：US20120281980A1

公开(公告)日：2012-11-08

申请号：US13384943

申请日：2010-01-29

申请人： Hans S. Cho ,  Alexandre M. Bratkovski ,  R. Stanley Williams ,  Peter George Hartwell

发明人： Hans S. Cho ,  Alexandre M. Bratkovski ,  R. Stanley Williams ,  Peter George Hartwell

IPC分类号： H04B10/08

CPC分类号： G02B6/2938 ,  G01D5/268 ,  G01N21/7703 ,  G01N2021/7793 ,  G02B6/136 ,  G02B6/4403

摘要： Various embodiments of the present invention are directed to sensor networks and to methods for fabricating sensor networks. In one aspect, a sensor network includes a processing node (110, 310), and one or more sensor lines (102,202,302) optically coupled to the processing node. Each sensor line comprises a waveguide (116,216,316), and one or more sensor nodes (112,210). Each sensor node is optically coupled to the waveguide and configured to measure one or more physical conditions and, encode measurement results in one or more wavelengths of light carried by the waveguide to the processing node.

摘要翻译： 本发明的各种实施例涉及传感器网络以及用于制造传感器网络的方法。 在一个方面，传感器网络包括处理节点（110,310）以及光耦合到处理节点的一个或多个传感器线（102,202,302）。 每个传感器线包括波导（116,216,316）和一个或多个传感器节点（112,210）。 每个传感器节点光学耦合到波导并且被配置成测量一个或多个物理条件，并将波导携带的一个或多个波长的测量结果编码到处理节点。

公开(公告)号：US08097499B2

公开(公告)日：2012-01-17

申请号：US11702624

申请日：2007-02-06

申请人： Wenxu Xianyu ,  Young-soo Park ,  Jun-ho Lee ,  Hyuk Lim ,  Hans S. Cho ,  Huaxiang Yin

发明人： Wenxu Xianyu ,  Young-soo Park ,  Jun-ho Lee ,  Hyuk Lim ,  Hans S. Cho ,  Huaxiang Yin

IPC分类号： H01L21/00 ,  H01L21/84

CPC分类号： H01L21/02609 ,  H01L21/02381 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/02505 ,  H01L21/02516 ,  H01L21/02532

摘要： A semiconductor device and method thereof. The example method may include forming a semiconductor device, including forming a first layer on a substrate, the first layer including aluminum nitride (AlN), forming a second layer by oxidizing a surface of the first layer and forming a third layer on the second layer, the first, second and third layers each being highly oriented with respect to one of a plurality crystallographic planes. The example semiconductor device may include a substrate including a first layer, the first layer including aluminum nitride (AlN), a second layer formed by oxidizing a surface of the first layer and a third layer formed on the second layer, the first, second and third layers each being highly oriented with respect to one of a plurality crystallographic planes.

摘要翻译： 半导体器件及其方法。 示例性方法可以包括形成半导体器件，包括在衬底上形成第一层，第一层包括氮化铝（AlN），通过氧化第一层的表面并在第二层上形成第三层来形成第二层 ，第一层，第二层和第三层各自相对于多个晶面之一高度取向。 示例性半导体器件可以包括：衬底，其包括第一层，第一层包括氮化铝（AlN），通过氧化第一层的表面形成的第二层和形成在第二层上的第三层，第一层，第二层和第二层 第三层各自相对于多个晶面之一高度取向。

公开(公告)号：US20110227022A1

公开(公告)日：2011-09-22

申请号：US13130829

申请日：2009-01-15

申请人： Hans S. Cho

发明人： Hans S. Cho

IPC分类号： H01L45/00 ,  H01L21/62

CPC分类号： G11C13/0002 ,  B82Y10/00 ,  G11C13/0009 ,  G11C2213/52 ,  G11C2213/77 ,  H01L27/2463 ,  H01L45/08 ,  H01L45/1226 ,  H01L45/1233 ,  H01L45/146 ,  H03K19/177

摘要： A memristor having an active region having a first electrode, a second electrode, and a nanostructure connecting the first electrode with the second electrode. The nanostructure includes a generally insulating material configured to have an electrically conductive channel formed in the material. The nanostructure forms the active region and has a length and a thickness, where the length is substantially equivalent to a distance extending from the first electrode to the second electrode along the nanostructure and the thickness is a distance across the nanostructure substantially perpendicular to the length of the nanostructure. The length of the nanostructure is substantially greater than the thickness of the nanostructure.

摘要翻译： 具有活性区域的忆阻器具有第一电极，第二电极和将第一电极与第二电极连接的纳米结构。 纳米结构包括被配置为具有在材料中形成的导电通道的通常绝缘材料。 纳米结构形成有源区并且具有长度和厚度，其中长度基本上等于沿着纳米结构从第一电极延伸到第二电极的距离，并且厚度是穿过纳米结构的距离，基本上垂直于纳米结构的长度 纳米结构。 纳米结构的长度实质上大于纳米结构的厚度。

公开(公告)号：US07772711B2

公开(公告)日：2010-08-10

申请号：US11430117

申请日：2006-05-09

申请人： Takashi Noguchi ,  Hans S. Cho ,  Wenxu Xianyu ,  Do-young Kim ,  Jang-yeong Kwon ,  Huaxiang Yin ,  Kyung-bae Park ,  Xiaoxin Zhang

发明人： Takashi Noguchi ,  Hans S. Cho ,  Wenxu Xianyu ,  Do-young Kim ,  Jang-yeong Kwon ,  Huaxiang Yin ,  Kyung-bae Park ,  Xiaoxin Zhang

IPC分类号： H01L27/11

CPC分类号： H01L21/84 ,  H01L27/11 ,  H01L27/1108 ,  H01L27/1203 ,  H01L29/66772 ,  H01L29/7842 ,  Y10S257/903

摘要： A semiconductor device including a substrate, a P-MOS single crystal TFT formed on the substrate, and an N-MOS single crystal TFT formed on the P-MOS single crystal TFT. The source region of the P-MOS single crystal TFT and the source region of the N-MOS single crystal TFT may be connected to each other. The P-MOS single crystal TFT and the N-MOS single crystal TFT may share a common gate. Also, the P-MOS single crystal TFT may include a single crystal silicon layer with a crystal plane of (100) and a crystal direction of . The N-MOS single crystal TFT may include a single crystal silicon layer having the same crystal direction as the single crystal silicon layer of the P-MOS single crystal TFT and having a tensile stress greater than the single crystal silicon layer of the P-MOS single crystal TFT.

摘要翻译： 包括基板，形成在基板上的P-MOS单晶TFT的半导体器件和形成在P-MOS单晶TFT上的N-MOS单晶TFT。 P-MOS单晶TFT的源极区域和N-MOS单晶TFT的源极区域可以彼此连接。 P-MOS单晶TFT和N-MOS单晶TFT可以共用公共栅极。 此外，P-MOS单晶TFT可以包括具有（100）的晶面并且晶体方向<100的单晶硅层。 N-MOS单晶TFT可以包括与P-MOS单晶TFT的单晶硅层相同的晶体方向的单晶硅层，其拉应力大于P-MOS的单晶硅层 单晶TFT。

公开(公告)号：US07714330B2

公开(公告)日：2010-05-11

申请号：US11889471

申请日：2007-08-14

申请人： Hans S. Cho ,  Takashi Noguchi ,  Wenxu Xianyu ,  Do-Young Kim ,  Huaxiang Yin ,  Xiaoxin Zhang

发明人： Hans S. Cho ,  Takashi Noguchi ,  Wenxu Xianyu ,  Do-Young Kim ,  Huaxiang Yin ,  Xiaoxin Zhang

IPC分类号： H01L29/04

CPC分类号： H01L29/78654 ,  H01L29/0673 ,  H01L29/66772 ,  H01L29/78696 ,  Y10S977/762 ,  Y10S977/814 ,  Y10S977/90 ,  Y10S977/938 ,  Y10T428/26

摘要： A silicon nanowire substrate having a structure in which a silicon nanowire film having a fine line-width is formed on a substrate, a method of manufacturing the same, and a method of manufacturing a thin film transistor using the same. The method of manufacturing the silicon nanowire substrate includes preparing a substrate, forming an insulating film on the substrate, forming a silicon film on the insulating film, patterning the insulating film and the silicon film into a strip shape, reducing the line-width of the insulating film by undercut etching at least one lateral side of the insulating film, and forming a self-aligned silicon nanowire film on an upper surface of the insulating film by melting and crystallizing the silicon film.

摘要翻译： 具有其中在衬底上形成具有细线宽度的硅纳米线膜的结构的硅纳米线衬底，其制造方法以及使用其制造薄膜晶体管的方法。 制造硅纳米线基板的方法包括：准备基板，在基板上形成绝缘膜，在绝缘膜上形成硅膜，将绝缘膜和硅膜图形化成带状，减小线宽 通过对绝缘膜的至少一个侧面进行底切蚀刻来绝缘膜，并且通过使硅膜熔化和结晶，在绝缘膜的上表面上形成自对准硅纳米线膜。

公开(公告)号：US20100112763A1

公开(公告)日：2010-05-06

申请号：US12654866

申请日：2010-01-07

申请人： Xiaoxin Zhang ,  Wenxu Xianyu ,  Takashi Noguchi ,  Hans S. Cho ,  Huaxiang Yin

发明人： Xiaoxin Zhang ,  Wenxu Xianyu ,  Takashi Noguchi ,  Hans S. Cho ,  Huaxiang Yin

IPC分类号： H01L21/336

CPC分类号： H01L21/823412 ,  H01L21/823456 ,  H01L21/823807 ,  H01L21/82385

摘要： A semiconductor device includes a transistor. The transistor includes a substrate having an inclined surface, a first upper surface extending from a lower portion of the inclined surface, and a second upper surface extending from an upper end of the inclined surface. A gate stack structure is formed on the inclined surface and includes a gate electrode. A first impurity region formed on one of the first and second upper surfaces contacts the gate stack structure. A second impurity region formed on the second upper surface contacts the gate stack structure. A channel between the first and second impurity regions is formed along the inclined surface in a crystalline direction.

摘要翻译： 半导体器件包括晶体管。 晶体管包括具有倾斜表面的基板，从倾斜表面的下部延伸的第一上表面和从倾斜表面的上端延伸的第二上表面。 栅极堆叠结构形成在倾斜表面上并且包括栅电极。 形成在第一和第二上表面中的一个上的第一杂质区域接触栅极堆叠结构。 形成在第二上表面上的第二杂质区域接触栅堆叠结构。 第一和第二杂质区之间的通道在结晶方向上沿着倾斜表面形成。

公开(公告)号：US20100051899A1

公开(公告)日：2010-03-04

申请号：US12588936

申请日：2009-11-03

申请人： Hans S. Cho

发明人： Hans S. Cho

IPC分类号： H01L29/66 ,  H01L21/20

CPC分类号： H01L21/02675 ,  B82Y10/00 ,  B82Y30/00 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/2026 ,  H01L29/0665 ,  H01L29/0673 ,  Y10S977/762

摘要： A method of manufacturing a nanowire, a method of manufacturing a semiconductor apparatus including a nanowire and a semiconductor apparatus formed from the same are provided. The method of manufacturing a semiconductor apparatus may include forming a material layer pattern on a substrate, forming a first insulating layer on the material layer pattern, a first nanowire forming layer and a top insulating layer on the substrate, wherein a total depth of the first insulating layer and the first nanowire forming layer may be formed to be smaller than a depth of the material layer pattern, sequentially polishing the top insulating layer, the first nanowire forming layer and the first insulating layer so that the material layer pattern is exposed, exposing part of the first nanowire forming layer to form an exposed region and forming a single crystalline nanowire on an exposed region of the first nanowire forming layer.

摘要翻译： 提供一种纳米线的制造方法，包括纳米线的半导体装置的制造方法以及由该纳米线构成的半导体装置。 半导体装置的制造方法可以包括在基板上形成材料层图案，在基板上形成第一绝缘层，在基板上形成第一纳米线形成层和顶部绝缘层， 绝缘层和第一纳米线形成层可以形成为小于材料层图案的深度，顺序地抛光顶部绝缘层，第一纳米线形成层和第一绝缘层，使得材料层图案暴露，暴露 第一纳米线形成层的一部分以形成暴露区域并在第一纳米线形成层的暴露区域上形成单晶纳米线。

公开(公告)号：US07575962B2

公开(公告)日：2009-08-18

申请号：US11826420

申请日：2007-07-16

申请人： Hans S. Cho ,  Young-soo Park ,  Wenxu Xianyu

发明人： Hans S. Cho ,  Young-soo Park ,  Wenxu Xianyu

IPC分类号： H01L21/00 ,  H01L21/84

CPC分类号： H01L29/66795 ,  H01L27/105 ,  H01L27/1052 ,  H01L29/785

摘要： Provided are a fin structure and a method of manufacturing a fin transistor adopting the fin structure. A plurality of mesa structures including sidewalls are formed on the substrate. A semiconductor layer is formed on the mesa structures. A capping layer is formed on the semiconductor layer. Thus, the semiconductor layer is protected by the capping layer and includes a portion which is to be formed as a fin structure. A portion of an upper portion of the capping layer is removed by planarizing, and thus a portion of the semiconductor layer on upper surfaces of the mesa structures is removed. As a result, fin structures are formed on sides of the mesa structures to be isolated from one another. Therefore, a fin structure having a very narrow width can be formed, and a thickness and a location of the fin structure can be easily controlled.

摘要翻译： 提供一种翅片结构和制造采用鳍结构的鳍式晶体管的方法。 在基板上形成包括侧壁的多个台面结构。 在台面结构上形成半导体层。 在半导体层上形成覆盖层。 因此，半导体层被覆盖层保护，并且包括将被形成为翅片结构的部分。 通过平坦化除去覆盖层的上部的一部分，从而去除台面结构的上表面上的半导体层的一部分。 结果，翅片结构形成在台面结构的两侧以彼此隔离。 因此，可以形成具有非常窄的宽度的翅片结构，并且可以容易地控制翅片结构的厚度和位置。

公开(公告)号：US07560317B2

公开(公告)日：2009-07-14

申请号：US11493182

申请日：2006-07-26

申请人： Takashi Noguchi ,  Wenxu Xianyu ,  Xiaoxin Zhang ,  Hans S. Cho ,  Kyung-bae Park

发明人： Takashi Noguchi ,  Wenxu Xianyu ,  Xiaoxin Zhang ,  Hans S. Cho ,  Kyung-bae Park

IPC分类号： H01L21/00 ,  H01L21/84

CPC分类号： H01L21/02639 ,  H01L21/02422 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/02667 ,  H01L27/1281 ,  H01L29/66772

摘要： Provided are a method of forming a single crystalline silicon layer, a structure including the same, and method of fabricating a thin film transistor (“TFT”) using the same. The method of forming the single crystalline silicon layer includes forming a silicon nitride layer on a substrate, forming an insulating layer on the silicon nitride layer, forming a hole in the insulating layer to a predetermined dimension, depositing a first silicon layer on an exposed bottom of the hole using a selective deposition process, depositing a second silicon layer on the insulating layer and the first silicon layer formed in the hole, and crystallizing the second silicon layer using a thermal process. In this method, a high-quality single crystalline silicon layer can be obtained.

摘要翻译： 提供了形成单晶硅层的方法，包括其的结构，以及使用其制造薄膜晶体管（“TFT”）的方法。 形成单晶硅层的方法包括在衬底上形成氮化硅层，在氮化硅层上形成绝缘层，在绝缘层中形成预定尺寸的孔，在暴露的底部上沉积第一硅层 使用选择性沉积工艺，在绝缘层上沉积第二硅层和在孔中形成的第一硅层，并使用热处理使第二硅层结晶。 在该方法中，可以获得高品质的单晶硅层。

公开(公告)号：US07557411B2

公开(公告)日：2009-07-07

申请号：US11397866

申请日：2006-04-05

申请人： Takashi Noguchi ,  Hans S. Cho ,  Wenxu Xianyu ,  Huaxiang Yin ,  Xiaoxin Zhang

发明人： Takashi Noguchi ,  Hans S. Cho ,  Wenxu Xianyu ,  Huaxiang Yin ,  Xiaoxin Zhang

IPC分类号： H01L27/01 ,  H01L27/12 ,  H01L31/392

CPC分类号： H01L29/78687 ,  H01L29/66742 ,  H01L29/78603

摘要： Semiconductor-on-insulator (SOI) structures, semiconductor devices using the same and methods of manufacturing the same, and more particularly, to a structure with a single-crystalline (for example, germanium (x-Ge)) layer on an insulating layer, semiconductor devices using the same, and methods of manufacturing the same. The SOI structure may include a single-crystalline substrate formed of a first semiconductor material, a first insulating layer formed on the substrate and having at least one window exposing a portion of the substrate, a first epitaxial growth region formed on a surface of the substrate exposed by the window and formed of at least one of the first semiconductor material and a second semiconductor material, and a first single-crystalline layer formed on the first insulating layer and the first epitaxial growth region and formed of the second semiconductor material, and crystallized using a surface of the first epitaxial growth region as a seed layer for crystallization.

摘要翻译： 绝缘体上半导体（SOI）结构，使用其的半导体器件及其制造方法，更具体地说，涉及在绝缘层上具有单晶（例如锗（x-Ge））层的结构 ，使用其的半导体器件及其制造方法。 SOI结构可以包括由第一半导体材料形成的单晶衬底，形成在衬底上的第一绝缘层，并且具有暴露衬底的一部分的至少一个窗口，形成在衬底表面上的第一外延生长区域 由窗口露出并由第一半导体材料和第二半导体材料中的至少一个形成，以及形成在第一绝缘层和第一外延生长区上并由第二半导体材料形成的第一单晶层，并且晶化 使用第一外延生长区域的表面作为晶种层进行结晶。