公开(公告)号：US20070293034A1

公开(公告)日：2007-12-20

申请号：US11453000

申请日：2006-06-15

申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/4763

CPC分类号： H01L21/76801 ,  H01L21/31116 ,  H01L21/76837

摘要： A semiconductor device with an unlanded via having an air gap dielectric layer and a silicon-rich oxide (SRO) inter-metal dielectric (IMD) layer, and a method of making the same are provided. The SRO layer acts as an etch-stop layer to prevent unlanded via penetration completely through the IMD layer. In addition, the SRO has a higher extinction coefficient (k) than conventional high-density plasma (HDP) oxide layers, thereby preventing plasma etch damage and excessive void formation in an unlanded via.

摘要翻译： 提供具有空隙介电层和富硅氧化物（SRO）金属间电介质（IMD）层的未上空通孔的半导体器件及其制造方法。 SRO层用作蚀刻停止层，以防止未经穿透的穿透完全穿过IMD层。 此外，SRO具有比常规高密度等离子体（HDP）氧化物层更高的消光系数（k），从而防止在未经过过孔的等离子体蚀刻损伤和过度的空隙形成。

公开(公告)号：US20070190797A1

公开(公告)日：2007-08-16

申请号：US11352547

申请日：2006-02-13

申请人： Chia-Wei Wu ,  Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

发明人： Chia-Wei Wu ,  Tuung Luoh ,  Ling-Wuu Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/461 ,  H01L21/302

CPC分类号： H01L21/7684 ,  H01L21/02074

摘要： A novel cleaning method for preventing defects and particles resulting from post tungsten etch back or tungsten chemical mechanical polish is provided. The cleaning method comprises providing a stack structure of a semiconductor device including a tungsten plug in a dielectric layer. The tungsten plug has a top excess portion. A surface of the stack structure is then contacted with a cleaning solution comprising hydrogen peroxide. Next, the surface of the stack structure is contacted with dilute hydrofluoric acid. The cleaning solution and hydrofluoric acid are capable of removing the top excess portion and particles on the surface of the stack structure.

摘要翻译： 提供了用于防止由钨后蚀刻或钨化学机械抛光引起的缺陷和颗粒的新型清洁方法。 该清洁方法包括在电介质层中提供包括钨塞的半导体器件的堆叠结构。 钨插头具有顶部多余部分。 然后将堆叠结构的表面与包含过氧化氢的清洁溶液接触。 接下来，将堆叠结构的表面与稀氢氟酸接触。 清洁溶液和氢氟酸能够除去顶部过剩部分和堆叠结构表面上的颗粒。

公开(公告)号：US20070082447A1

公开(公告)日：2007-04-12

申请号：US11248507

申请日：2005-10-12

申请人： Chi-Pin Lu ,  Ling-Wuu Yang ,  Kuang-Chao Chen

发明人： Chi-Pin Lu ,  Ling-Wuu Yang ,  Kuang-Chao Chen

IPC分类号： H01L21/336 ,  H01L21/31 ,  H01L21/3205

CPC分类号： H01L21/3211 ,  H01L21/28202 ,  H01L21/28282 ,  H01L29/42348 ,  H01L29/513

摘要： A non-volatile memory structure comprises a trapping layer that includes a plurality of silicon-rich, silicon nitride layers. Each of the plurality of silicon-rich, silicon nitride layers can trap charge and thereby increase the density of memory structures formed using the methods described herein. In one aspect, the plurality of silicon-rich, silicon nitride layers are fabricated by converting an amorphous silicon layer by remote plasma nitrogen (RPN).

摘要翻译： 非易失性存储器结构包括包含多个富含硅的氮化硅层的捕获层。 多个富含硅的氮化硅层中的每一个可以捕获电荷，从而增加使用本文所述的方法形成的存储结构的密度。 在一个方面，通过用远程等离子体氮（RPN）转换非晶硅层来制造多个富硅氮化硅层。

公开(公告)号：US07045419B2

公开(公告)日：2006-05-16

申请号：US10733230

申请日：2003-12-12

申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Donald Huang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Donald Huang ,  Kuang-Chao Chen

IPC分类号： H01L21/336

CPC分类号： H01L29/66825 ,  H01L29/42324 ,  H01L29/7883

摘要： A method of forming a semiconductor device that includes providing a semiconductor substrate, forming a first insulating layer over the semiconductor substrate, forming a floating gate over the first insulating layer with a reaction gas, wherein the floating gate comprises a microcrystalline material having a grain size of about 50–300 Å, forming a second insulating layer over the floating gate, and forming a control gate over the second insulating layer.

摘要翻译： 一种形成半导体器件的方法，包括提供半导体衬底，在所述半导体衬底上形成第一绝缘层，在所述第一绝缘层上形成具有反应气体的浮栅，其中所述浮栅包括具有晶粒尺寸的微晶材料 约50-300埃，在浮栅上形成第二绝缘层，并在第二绝缘层上形成控制栅极。

公开(公告)号：US20050130398A1

公开(公告)日：2005-06-16

申请号：US10733230

申请日：2003-12-12

申请人： Tuung Luoh ,  Ling-Wuu Yang ,  Donald Huang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ling-Wuu Yang ,  Donald Huang ,  Kuang-Chao Chen

IPC分类号： H01L21/3205 ,  H01L21/336 ,  H01L29/423 ,  H01L29/788

CPC分类号： H01L29/66825 ,  H01L29/42324 ,  H01L29/7883

摘要： A method of forming a semiconductor device that includes providing a semiconductor substrate, forming a first insulating layer over the semiconductor substrate, forming a floating gate over the first insulating layer with a reaction gas, wherein the floating gate comprises a microcrystalline material having a grain size of about 50-300 Å, forming a second insulating layer over the floating gate, and forming a control gate over the second insulating layer.

摘要翻译： 一种形成半导体器件的方法，包括提供半导体衬底，在所述半导体衬底上形成第一绝缘层，在所述第一绝缘层上形成具有反应气体的浮栅，其中所述浮栅包括具有晶粒尺寸的微晶材料 约50-300埃，在浮栅上形成第二绝缘层，并在第二绝缘层上形成控制栅极。

公开(公告)号：US5811344A

公开(公告)日：1998-09-22

申请号：US789495

申请日：1997-01-27

申请人： Tuby Tu ,  Kuang-Chao Chen ,  May Wang

发明人： Tuby Tu ,  Kuang-Chao Chen ,  May Wang

IPC分类号： H01L21/02 ,  H01L21/8242 ,  H01L21/72

CPC分类号： H01L27/10852 ,  H01L28/82 ,  H01L28/84 ,  H01L28/86

摘要： The present invention relates to a stacked capacitor of a DRAM cell, particully remarkably increasing a surface area of a storage electrode of a stacked capacitor without increasing an occupation area and a complexity of fabrication thereof. According to the invention, by use of depositing a protection polysilicon layer on a rugged polysilicon layer, which can provide an increased surface area of a storage electrode, a chemical oxide layer underlying the rugged polysilicon layer is protected by the protection polysilicon layer during a HF dip and thus a peeling of the rugged polysilicon layer as a result of the chemical oxide loss will not occur, thereby preventing a production yield loss.

摘要翻译： 本发明涉及一种DRAM单元的叠层电容器，其特征在于显着地增加了层叠电容器的存储电极的表面积，而不增加占用面积及其制造的复杂性。 根据本发明，通过在保持多晶硅层上沉积保护多晶硅层，其可以提供存储电极的增加的表面积，在耐久性多晶硅层下面的化学氧化物层在HF期间被保护多晶硅层保护 因此不会发生由于化学氧化物损失导致的粗糙多晶硅层的剥离，从而防止了生产成品率的损失。

公开(公告)号：US5356836A

公开(公告)日：1994-10-18

申请号：US108224

申请日：1993-08-19

申请人： Kuang-Chao Chen ,  Shaw-Tzeng Hsia

发明人： Kuang-Chao Chen ,  Shaw-Tzeng Hsia

IPC分类号： C23C14/34 ,  H01L21/285 ,  H01L21/3205 ,  H01L21/74 ,  H01L21/768 ,  H01L23/52 ,  H01L23/522 ,  H01L23/532 ,  H01L21/283

CPC分类号： H01L21/76858 ,  H01L21/743 ,  H01L21/76843 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/53223 ,  H01L2924/0002

摘要： A new method of metallization of an integrated circuit is described. This method can be used for a first metallization to contact the semiconductor substrate regions or for a subsequent metallizations for interconnection within the integrated circuit. An insulating layer is provided over the surface of a semiconductor substrate or over a metallization layer. At least one contact opening is made through the insulating layer to the semiconductor substrate or to the metallization layer. A barrier metal layer is deposited over the surface of the substrate and within the contact opening wherein most of the barrier metal is deposited on the bottom of the contact opening rather than on the sides of the opening. A metal layer is cold sputtered over the barrier metal layer, then the metal is hot sputtered over the cold-sputtered metal layer wherein the cold and hot sputtering are continuous operations to complete the metallization of the integrated circuit.

摘要翻译： 描述了集成电路的金属化的新方法。 该方法可以用于第一金属化以接触半导体衬底区域或用于随后的集成电路内的互连金属化。 绝缘层设置在半导体衬底的表面上或金属化层上。 至少一个接触开口穿过绝缘层到达半导体衬底或金属化层。 阻挡金属层沉积在衬底的表面上并且在接触开口内，其中大部分阻挡金属沉积在接触开口的底部而不是在开口的侧面上。 金属层在阻挡金属层上被冷溅射，然后将金属热溅射在冷溅射的金属层上，其中冷和热溅射是连续操作以完成集成电路的金属化。

公开(公告)号：US20160206878A1

公开(公告)日：2016-07-21

申请号：US14996239

申请日：2016-01-15

申请人： Kuang-Chao Chen ,  SILICON MOTION, INC.

发明人： Kuang-Chao Chen ,  Kuo-Liang Yeh

IPC分类号： A61N1/36 ,  A61N1/372 ,  A61N1/375 ,  A61N1/05

CPC分类号： A61N1/36032 ,  A61N1/0541 ,  A61N1/36036 ,  A61N1/37229 ,  A61N1/375

摘要： An external electronic ear device includes a housing, an external magnet, a microphone, a processing circuit and a wireless signal transmitter circuit. The external magnet is disposed in the housing and attracts a receiver magnet disposed under a scalp of a user. The microphone is disposed in the housing and receives an external sound and generates a sound signal corresponding to the external sound. The processing circuit is disposed in the housing and converts the sound signal into an electrode driving signal. The wireless signal transmitter circuit is disposed in the housing and transmits the electrode driving signal to a cochlear implant device in the cochlear system. The cochlear implant device converts the electrode driving signal into a plurality of electrode currents, and a plurality of electrical pulses are generated in a cochlear nerve of the user through a plurality of electrodes according to the electrode currents.

摘要翻译： 外部电子耳机包括壳体，外部磁体，麦克风，处理电路和无线信号发射器电路。 外部磁体设置在壳体中并吸引设置在使用者头皮下方的接收器磁体。 麦克风设置在外壳中并接收外部声音，并产生对应于外部声音的声音信号。 处理电路设置在壳体中并将声音信号转换成电极驱动信号。 无线信号发射器电路设置在外壳中，并将电极驱动信号传输到耳蜗系统中的人工耳蜗植入装置。 耳蜗植入装置将电极驱动信号转换为多个电极电流，并且根据电极电流通过多个电极在用户的耳蜗神经中产生多个电脉冲。

公开(公告)号：US08184288B2

公开(公告)日：2012-05-22

申请号：US12540001

申请日：2009-08-12

申请人： Tuung Luoh ,  Sheng-Hui Hsieh ,  Shing-Ann Luo ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Sheng-Hui Hsieh ,  Shing-Ann Luo ,  Chin-Ta Su ,  Ta-Hung Yang ,  Kuang-Chao Chen

IPC分类号： G01J3/30

CPC分类号： H01J37/32972 ,  G01N21/68 ,  H01J37/32935

摘要： An advance process control (APC) system for a plasma process machine is provided, which includes at least an optical emission spectroscopy (OES) system and an APC analysis apparatus. The OES system is used for monitoring a testing object in the plasma process machine. The APC analysis apparatus is used for analyzing the data received from the OES system.

摘要翻译： 提供了一种用于等离子体处理机的先进过程控制（APC）系统，其包括至少一个光发射光谱（OES）系统和APC分析装置。 OES系统用于监测等离子体处理机中的测试对象。 APC分析装置用于分析从OES系统接收到的数据。

公开(公告)号：US20120043657A1

公开(公告)日：2012-02-23

申请号：US12860347

申请日：2010-08-20

申请人： Tuung Luoh ,  Ming Da Cheng ,  Chin-Ta Su ,  Tahone Yang ,  Kuang-Chao Chen

发明人： Tuung Luoh ,  Ming Da Cheng ,  Chin-Ta Su ,  Tahone Yang ,  Kuang-Chao Chen

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L21/76885 ,  H01L21/76852 ,  H01L23/53223 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods for fabricating conductive metal lines of a semiconductor device are described herein. In one embodiment, such a method may comprise depositing a conductive material over a substrate, and depositing a first barrier layer on the conductive layer. Such a method may also comprise patterning a mask on the first barrier layer, the pattern comprising a layout of the conductive lines. Such an exemplary method may also comprise etching the conductive material and the first barrier layer using the patterned mask to form the conductive lines. In addition, a low temperature post-flow may be performed on the structure. The method may also include depositing a dielectric material over and between the patterned conductive lines.

摘要翻译： 本文描述了制造半导体器件的导电金属线的方法。 在一个实施例中，这种方法可以包括在衬底上沉积导电材料，以及在导电层上沉积第一阻挡层。 这种方法还可以包括在第一阻挡层上图案化掩模，该图案包括导线的布局。 这种示例性方法还可以包括使用图案化掩模蚀刻导电材料和第一阻挡层以形成导电线。 此外，可以对结构进行低温后流。 该方法还可以包括在图案化导电线之上和之间沉积电介质材料。