公开(公告)号：US08809179B2

公开(公告)日：2014-08-19

申请号：US11716164

申请日：2007-03-09

申请人： Shih Wei Wang ,  Derek Lin ,  Chen-Ming Huang ,  Chang-Jen Hsieh ,  Chi-Hsin Lo ,  Chung-Yi Yu ,  Feng-Jia Shiu ,  Yeur-Luen Tu ,  Yi-Shin Chu ,  Jen-Sheng Yang

发明人： Shih Wei Wang ,  Derek Lin ,  Chen-Ming Huang ,  Chang-Jen Hsieh ,  Chi-Hsin Lo ,  Chung-Yi Yu ,  Feng-Jia Shiu ,  Yeur-Luen Tu ,  Yi-Shin Chu ,  Jen-Sheng Yang

IPC分类号： H01L21/44 ,  H01L27/115 ,  H01L27/105

CPC分类号： H01L27/11568 ,  H01L27/105 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11573

摘要： A method for forming a semiconductor structure includes providing a substrate; forming a gate stack of a flash memory cell, wherein a top portion of the gate stack comprises a capping layer; forming a gate having at least a portion over the capping layer; and reducing a thickness of the portion of the gate over the capping layer. The topography height difference between the flash memory cell and MOS devices on the same chip is reduced.

摘要翻译： 一种形成半导体结构的方法包括：提供衬底; 形成闪存单元的栅极堆叠，其中所述栅极堆叠的顶部部分包括覆盖层; 形成具有覆盖层上方的至少一部分的栅极; 并且在所述封盖层上减小所述栅极的所述部分的厚度。 闪存单元和同一芯片上的MOS器件之间的地形高差减小。

公开(公告)号：US08796805B2

公开(公告)日：2014-08-05

申请号：US13604380

申请日：2012-09-05

申请人： Shyh-Fann Ting ,  Jiech-Fun Lu ,  Ming-I Wang ,  Yeur-Luen Tu ,  Ching-Chun Wang

发明人： Shyh-Fann Ting ,  Jiech-Fun Lu ,  Ming-I Wang ,  Yeur-Luen Tu ,  Ching-Chun Wang

IPC分类号： H01L31/00 ,  H01L21/00 ,  H01L27/146 ,  H01L21/768

CPC分类号： H01L27/1464 ,  H01L21/76838 ,  H01L27/14623 ,  H01L27/14687

摘要： A method includes forming an opening extending from a back surface of a semiconductor substrate to a metal pad on a front side of the semiconductor substrate, and forming a first conductive layer including a first portion overlapping active image sensors in the semiconductor substrate, a second portion overlapping black reference image sensors in the semiconductor substrate, and a third portion in the opening to contact the metal pad. A second conductive layer is formed over and contacting the first conductive layer. A first patterning step is performed to remove the first and the second portions of the second conductive layer, wherein the first conductive layer is used as an etch stop layer. A second patterning step is performed to remove a portion of the first portion of the first conductive layer. The second and the third portions of the first conductive layer remain after the second patterning step.

摘要翻译： 一种方法包括形成从半导体衬底的背表面延伸到半导体衬底的前侧上的金属焊盘的开口，以及在半导体衬底中形成包括与有源图像传感器重叠的第一部分的第一导电层，第二部分 半导体衬底中重叠的黑色参考图像传感器，以及开口中的与金属垫接触的第三部分。 在第一导电层上形成第二导电层并与第一导电层接触。 执行第一图案化步骤以去除第二导电层的第一和第二部分，其中第一导电层用作蚀刻停止层。 执行第二图案化步骤以去除第一导电层的第一部分的一部分。 在第二图案化步骤之后，第一导电层的第二和第三部分保留。

公开(公告)号：US08759225B2

公开(公告)日：2014-06-24

申请号：US13602494

申请日：2012-09-04

申请人： Chung Chien Wang ,  Yeur-Luen Tu ,  Cheng-Ta Wu ,  Jiech-Fun Lu ,  Chun-Wei Chang ,  Wang-Pen Mo ,  Jhy-Jyi Sze ,  Chia-Shiung Tsai

发明人： Chung Chien Wang ,  Yeur-Luen Tu ,  Cheng-Ta Wu ,  Jiech-Fun Lu ,  Chun-Wei Chang ,  Wang-Pen Mo ,  Jhy-Jyi Sze ,  Chia-Shiung Tsai

IPC分类号： H01L21/311

CPC分类号： H01L21/266 ,  H01L27/14689

摘要： The present disclosure relates to a method and composition to limit crystalline defects introduced in a semiconductor device during ion implantation. A high-temperature low dosage implant is performed utilizing a tri-layer photoresist which maintains the crystalline structure of the semiconductor device while limiting defect formation within the semiconductor device. The tri-layer photoresist comprises a layer of spin-on carbon deposited onto a substrate, a layer of silicon containing hard-mask formed above the layer of spin-on carbon, and a layer of photoresist formed above the layer of silicon containing hard-mask. A pattern formed in the layer of photoresist is sequentially transferred to the silicon containing hard-mask, then to the spin-on carbon, and defines an area of the substrate to be selectively implanted with ions.

摘要翻译： 本发明涉及在离子注入期间限制在半导体器件中引入的结晶缺陷的方法和组合物。 使用保持半导体器件的晶体结构同时限制半导体器件内的缺陷形成的三层光致抗蚀剂进行高温低剂量注入。 三层光致抗蚀剂包括沉积在基底上的旋涂碳层，在旋涂碳层上方形成的含硅的硬掩模层，以及形成在含硅硬质层的硅层之上的光致抗蚀剂层， 面具。 形成在光致抗蚀剂层上的图案被顺序地转移到含硅的硬掩模，然后转移到旋涂碳上，并且限定要选择性地注入离子的衬底区域。

公开(公告)号：US20130048936A1

公开(公告)日：2013-02-28

申请号：US13216369

申请日：2011-08-24

申请人： Tsun-Kai Tsao ,  Ming-Huei Shen ,  Shih-Chang Liu ,  Yeur-Luen Tu ,  Chia-Shiung Tsai

发明人： Tsun-Kai Tsao ,  Ming-Huei Shen ,  Shih-Chang Liu ,  Yeur-Luen Tu ,  Chia-Shiung Tsai

IPC分类号： H01L45/00 ,  H01L21/8239

CPC分类号： H01L45/06 ,  H01L45/144 ,  H01L45/1683

摘要： A fine pitch phase change random access memory (“PCRAM”) design and method of fabricating same are disclosed. One embodiment is a phase change memory (“PCM”) cell comprising a spacer defining a rectangular reaction area and a phase change material layer disposed within the reaction area. The PCM cell further comprises a protection layer disposed over the GST film layer and within the area defined by the spacer; and a capping layer disposed over the protection layer and the spacer.

摘要翻译： 公开了一种细间距相变随机存取存储器（PCRAM）设计及其制造方法。 一个实施例是相变存储器（PCM）单元，其包括限定矩形反应区域的间隔件和设置在反应区域内的相变材料层。 PCM单元进一步包括设置在GST膜层之上并在由间隔物限定的区域内的保护层; 以及设置在所述保护层和间隔物上方的覆盖层。

公开(公告)号：US08304354B2

公开(公告)日：2012-11-06

申请号：US12765496

申请日：2010-04-22

申请人： Kai-Chun Hsu ,  Yeur-Luen Tu ,  Chung Chien Wang ,  Tzu-Hsuan Hsu ,  Ching-Chun Wang

发明人： Kai-Chun Hsu ,  Yeur-Luen Tu ,  Chung Chien Wang ,  Tzu-Hsuan Hsu ,  Ching-Chun Wang

IPC分类号： H01L21/31

CPC分类号： H01L27/14698 ,  H01L21/268 ,  H01L27/1464 ,  H01L27/14643

摘要： Methods are disclosed herein for determining the laser beam size and the scan pattern of laser annealing when fabricating backside illumination (BSI) CMOS image sensors to keep dark-mode stripe patterns corresponding to laser scan boundary effects from occurring within the sensor array regions of the image sensors. Each CMOS image sensor has a sensor array region and a periphery circuit. The methods determines a size of the laser beam from a length of the sensor array region and a length of the periphery circuit so that the laser beam covers an integer number of the sensor array region for at least one alignment of the laser beam on the array of BSI image sensors. The methods further determines a scan pattern so that the boundary of the laser beam does not overlap the sensor array regions during the laser annealing, but only overlaps the periphery circuits.

摘要翻译： 本文公开了用于确定当制造背面照明（BSI）CMOS图像传感器以保持对应于激光扫描边界效应的暗模式条纹图案在图像的传感器阵列区域内发生的激光退火的激光束尺寸和扫描图案的方法 传感器。 每个CMOS图像传感器具有传感器阵列区域和外围电路。 该方法确定来自传感器阵列区域的长度和外围电路的长度的激光束的尺寸，使得激光束覆盖整数个传感器阵列区域，用于激光束在阵列上的至少一个对准 的BSI图像传感器。 该方法进一步确定扫描图案，使得激光束的边界在激光退火期间不与传感器阵列区域重叠，而仅与外围电路重叠。

公开(公告)号：US08258545B1

公开(公告)日：2012-09-04

申请号：US13047468

申请日：2011-03-14

申请人： Wei-Tung Huang ,  Chun-Tsung Kuo ,  Shih-Chang Liu ,  Yeur-Luen Tu

发明人： Wei-Tung Huang ,  Chun-Tsung Kuo ,  Shih-Chang Liu ,  Yeur-Luen Tu

IPC分类号： H01L29/73

CPC分类号： H01L29/165 ,  H01L21/8249 ,  H01L29/66242 ,  H01L29/7378

摘要： An integrated circuit includes a bipolar transistor disposed over a substrate. The bipolar transistor includes a base electrode disposed around at least one germanium-containing layer. An emitter electrode is disposed over the at least one germanium-containing layer. At least one isolation structure is disposed between the emitter electrode and the at least one germanium-containing layer. A top surface of the at least one isolation structure is disposed between and electrically isolating a top surface of the emitter electrode from a top surface of the at least one germanium-containing layer.

摘要翻译： 集成电路包括设置在衬底上的双极晶体管。 双极晶体管包括设置在至少一个含锗层周围的基极。 发射极电极设置在所述至少一个含锗层上。 至少一个隔离结构设置在发射电极和至少一个含锗层之间。 所述至少一个隔离结构的顶表面设置在所述发射电极的顶表面与所述至少一个含锗层的顶表面之间并将其电隔离。

公开(公告)号：US08053856B1

公开(公告)日：2011-11-08

申请号：US12830719

申请日：2010-07-06

申请人： Yeur-Luen Tu ,  Chia-Shiung Tsai ,  Ching-Chun Wang ,  Ren-Jie Lin ,  Shou-Gwo Wuu

发明人： Yeur-Luen Tu ,  Chia-Shiung Tsai ,  Ching-Chun Wang ,  Ren-Jie Lin ,  Shou-Gwo Wuu

IPC分类号： H01L31/0232

CPC分类号： H01L27/14609 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/1463 ,  H01L27/1464 ,  H01L27/14643

摘要： The present disclosure provides methods and apparatus for reducing dark current in a backside illuminated semiconductor device. In one embodiment, a method of fabricating a semiconductor device includes providing a substrate having a frontside surface and a backside surface, and forming a plurality of sensor elements in the substrate, each of the plurality of sensor elements configured to receive light directed towards the backside surface. The method further includes forming a dielectric layer on the backside surface of the substrate, wherein the dielectric layer has a compressive stress to induce a tensile stress in the substrate. A backside illuminated semiconductor device fabricated by such a method is also disclosed.

摘要翻译： 本公开提供了用于减少背面照明半导体器件中的暗电流的方法和装置。 在一个实施例中，制造半导体器件的方法包括提供具有前表面和背面的衬底，以及在衬底中形成多个传感器元件，所述多个传感器元件中的每一个被配置为接收朝向背面的光 表面。 该方法还包括在衬底的背面形成电介质层，其中电介质层具有在衬底中引起拉伸应力的压缩应力。 还公开了通过这种方法制造的背面照明半导体器件。

公开(公告)号：US20100248446A1

公开(公告)日：2010-09-30

申请号：US12414861

申请日：2009-03-31

申请人： Martin Liu ,  Chung-Yi Yu ,  Che Ying Hsu ,  Yeur-Luen Tu ,  Da-Hsiang Chou ,  Chia-Shiung Tsai

发明人： Martin Liu ,  Chung-Yi Yu ,  Che Ying Hsu ,  Yeur-Luen Tu ,  Da-Hsiang Chou ,  Chia-Shiung Tsai

IPC分类号： H01L21/30 ,  B25B11/00

CPC分类号： H01L21/6838 ,  H01L21/304

摘要： Provided is an apparatus and a method of holding a device. The apparatus includes a wafer chuck having first and second holes that extend therethrough, and a pressure control structure that can independently and selectively vary a fluid pressure in each of the first and second holes between pressures above and below an ambient pressure. The method includes providing a wafer chuck having first and second holes that extend therethrough, and independently and selectively varying a fluid pressure in each of the first and second holes between pressures above and below an ambient pressure.

摘要翻译： 提供了一种保持装置的装置和方法。 该装置包括具有穿过其延伸的第一和第二孔的晶片卡盘，以及压力控制结构，其能够在高于和低于环境压力的压力之间独立地和选择性地改变在第一和第二孔中的每一个中的流体压力。 该方法包括提供具有延伸穿过其中的第一和第二孔的晶片卡盘，并且在高于和低于环境压力的压力之间独立地和选择性地改变在每个第一和第二孔中的流体压力。

公开(公告)号：US07199001B2

公开(公告)日：2007-04-03

申请号：US10811657

申请日：2004-03-29

申请人： Chih-Ta Wu ,  Kuo-Yin Lin ,  Tsung-Hsun Huang ,  Chung-Yi Yu ,  Lan-Lin Chao ,  Yeur-Luen Tu ,  Hsing-Lien Lin ,  Chia-Shiung Tsai

发明人： Chih-Ta Wu ,  Kuo-Yin Lin ,  Tsung-Hsun Huang ,  Chung-Yi Yu ,  Lan-Lin Chao ,  Yeur-Luen Tu ,  Hsing-Lien Lin ,  Chia-Shiung Tsai

IPC分类号： H01L21/8242

CPC分类号： H01L28/60 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

摘要： A novel method for forming electrodes in the fabrication of an MIM (metal-insulator-metal) capacitor, is disclosed. The method improves MIM capacitor performance by preventing plasma-induced damage to a dielectric layer during deposition of a top electrode on the dielectric layer, as well as by reducing or preventing the formation of an interfacial layer between the dielectric layer and the electrode or electrodes, in fabrication of the MIM capacitor. The method typically includes the patterning of crown-type capacitor openings in a substrate; depositing a bottom electrode in each of the crown openings; subjecting the bottom electrode to a rapid thermal processing (RTP) or furnace anneal step; depositing a dielectric layer on the annealed bottom electrode; depositing a top electrode on the dielectric layer using a plasma-free CVD (chemical vapor deposition) or ALD (atomic layer deposition) process; and patterning the top electrode of each MIM capacitor.

摘要翻译： 公开了一种用于在MIM（金属 - 绝缘体 - 金属）电容器的制造中形成电极的新颖方法。 该方法通过在电介质层上的顶部电极沉积期间防止等离子体对电介质层的损伤，以及通过减少或防止介电层和电极或电极之间的界面层的形成来改善MIM电容器性能， 在MIM电容器的制造中。 该方法通常包括在衬底中图案化冠状电容器开口; 在每个冠状开口中沉积底部电极; 对底部电极进行快速热处理（RTP）或炉退火步骤; 在退火的底部电极上沉​​积介电层; 使用无等离子体CVD（化学气相沉积）或ALD（原子层沉积）工艺在电介质层上沉积顶部电极; 并对每个MIM电容器的顶部电极进行构图。

公开(公告)号：US07022592B2

公开(公告)日：2006-04-04

申请号：US10678783

申请日：2003-10-03

申请人： Wen-Ting Chu ,  Yeur-Luen Tu

发明人： Wen-Ting Chu ,  Yeur-Luen Tu

IPC分类号： H01L27/108

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L27/115

摘要： Semiconductor devices, and methods of fabricating, having ammonia-treated polysilicon devices are provided. A substrate is provided upon which a polysilicon layer is formed. The polysilicon layer is treated with ammonia. Thereafter, portions of the polysilicon layer may be oxidized, forming poly-oxide regions. The poly-oxide regions may be used, for example, to form the poly-oxide layer of a split-gate transistor. The ammonia treatment reduces the tendency of the polysilicon to oxidize along the grain boundaries, thereby allowing smaller designs to be fabricated without bridging occurring between polysilicon structures.

摘要翻译： 提供了具有氨处理的多晶硅器件的半导体器件和制造方法。 提供了形成多晶硅层的衬底。 用氨处理多晶硅层。 此后，多晶硅层的部分可能被氧化，形成多晶氧化物区域。 多晶氧化物区域例如可以用于形成分离栅极晶体管的多晶氧化物层。 氨处理降低了多晶硅沿着晶界氧化的趋势，从而允许制造较小的设计，而不会在多晶硅结构之间发生桥接。