公开(公告)号：US08163581B1

公开(公告)日：2012-04-24

申请号：US12904103

申请日：2010-10-13

申请人： Zvi Or-Bach ,  Deepak C. Sekar

发明人： Zvi Or-Bach ,  Deepak C. Sekar

IPC分类号： H01L31/18

CPC分类号： H01L27/14605 ,  H01L21/8221 ,  H01L25/0756 ,  H01L27/14612 ,  H01L27/14634 ,  H01L27/153 ,  H01L31/0725 ,  H01L31/1892 ,  H01L33/0079 ,  H01L33/34 ,  H01L2924/0002 ,  Y02E10/50 ,  H01L2924/00

摘要： Techniques to utilize layer transfer schemes such as ion-cut to form novel light emitting diodes (LEDs), CMOS image sensors, displays, microdisplays and solar cells are disclosed.

摘要翻译： 公开了利用诸如离子切割之类的层转移方案来形成新型发光二极管（LED），CMOS图像传感器，显示器，微型显示器和太阳能电池的技术。

公开(公告)号：US08114757B1

公开(公告)日：2012-02-14

申请号：US12901902

申请日：2010-10-11

申请人： Zvi Or-Bach ,  Deepak C. Sekar

发明人： Zvi Or-Bach ,  Deepak C. Sekar

IPC分类号： H01L21/30

CPC分类号： H01L21/8221 ,  B82Y10/00 ,  H01L21/845 ,  H01L25/0657 ,  H01L27/0688 ,  H01L27/0694 ,  H01L27/092 ,  H01L27/10802 ,  H01L27/2436 ,  H01L27/249 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66795 ,  H01L29/775 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of manufacturing a semiconductor wafer, the method comprising providing a base wafer comprising a semiconductor substrate; preparing a first monocrystalline layer comprising semiconductor regions; performing a first layer transfer of the first monocrystalline layer on top of the semiconductor substrate; preparing a second monocrystalline layer comprising semiconductor regions; performing a second layer transfer of the second monocrystalline layer on top of the first monocrystalline layer; and etching portions of the first monocrystalline layer and portions of the second monocrystalline layer.

摘要翻译： 一种制造半导体晶片的方法，所述方法包括提供包括半导体衬底的基底晶片; 制备包含半导体区域的第一单晶层; 在所述半导体衬底的顶部上进行所述第一单晶层的第一层转移; 制备包含半导体区域的第二单晶层; 在第一单晶层的顶部上执行第二单晶层的第二层转移; 以及蚀刻所述第一单晶层的部分和所述第二单晶层的部分。

公开(公告)号：US08823122B2

公开(公告)日：2014-09-02

申请号：US13422057

申请日：2012-03-16

申请人： Zvi Or-Bach ,  Deepak C. Sekar

发明人： Zvi Or-Bach ,  Deepak C. Sekar

IPC分类号： H01L31/0352 ,  H01L31/18 ,  H01L25/075 ,  H01L31/0725 ,  H01L33/00 ,  H01L27/15 ,  H01L33/34

CPC分类号： H01L27/14605 ,  H01L21/8221 ,  H01L25/0756 ,  H01L27/14612 ,  H01L27/14634 ,  H01L27/153 ,  H01L31/0725 ,  H01L31/1892 ,  H01L33/0079 ,  H01L33/34 ,  H01L2924/0002 ,  Y02E10/50 ,  H01L2924/00

摘要： An integrated device, the device including a first crystalline layer covered by an oxide layer, a second crystalline layer overlying the oxide layer, wherein the first and second crystalline layers are image sensor layers, and the device includes a third crystalline layer, wherein the third crystalline layer includes single crystal transistors.

摘要翻译： 一种集成器件，该器件包括由氧化物层覆盖的第一晶体层，覆盖氧化物层的第二晶体层，其中第一和第二晶体层是图像传感器层，并且该器件包括第三晶体层，其中第三晶体层 晶体层包括单晶晶体管。

公开(公告)号：US20120088355A1

公开(公告)日：2012-04-12

申请号：US13246157

申请日：2011-09-27

申请人： Deepak C. Sekar ,  Zvi Or-Bach

发明人： Deepak C. Sekar ,  Zvi Or-Bach

IPC分类号： H01L21/20

CPC分类号： H01L27/2481 ,  H01L21/268 ,  H01L21/6835 ,  H01L21/76254 ,  H01L21/8221 ,  H01L21/84 ,  H01L21/845 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/10802 ,  H01L27/10826 ,  H01L27/10879 ,  H01L27/10897 ,  H01L27/11 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/1203 ,  H01L27/1211 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/249 ,  H01L29/42392 ,  H01L29/7841 ,  H01L29/785 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146 ,  H01L2029/7857 ,  H01L2221/6835

摘要： A method of manufacturing a semiconductor wafer, the method comprising: a first monocrystalline layer comprising semiconductor regions, overlaying the first monocrystalline layer with an isolation layer; preparing a second monocrystalline layer comprising semiconductor regions overlying the isolation layer; and etching portions of the first monocrystalline layer as part of forming at least one transistor on said first monocrystalline layer.

摘要翻译： 一种制造半导体晶片的方法，所述方法包括：包含半导体区域的第一单晶层，将所述第一单晶层与隔离层重叠; 制备包含覆盖隔离层的半导体区域的第二单晶层; 以及蚀刻所述第一单晶层的部分，作为在所述第一单晶层上形成至少一个晶体管的一部分。

公开(公告)号：US20120086067A1

公开(公告)日：2012-04-12

申请号：US13173999

申请日：2011-06-30

申请人： Deepak C. Sekar ,  Zvi Or-Bach

发明人： Deepak C. Sekar ,  Zvi Or-Bach

IPC分类号： H01L29/788

CPC分类号： H01L27/2481 ,  H01L21/268 ,  H01L21/6835 ,  H01L21/76254 ,  H01L21/8221 ,  H01L21/84 ,  H01L21/845 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/10802 ,  H01L27/10826 ,  H01L27/10879 ,  H01L27/10897 ,  H01L27/11 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/1203 ,  H01L27/1211 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/249 ,  H01L29/42392 ,  H01L29/7841 ,  H01L29/785 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146 ,  H01L2029/7857 ,  H01L2221/6835

摘要： A device, comprising: a first layer and a second layer wherein both said first layer and said second layer are mono-crystalline, wherein said first layer comprises first transistors, wherein said second layer comprises second transistors, wherein at least one of said second transistors substantially overlays one of said first transistors, and wherein both said first transistors and said second transistors are processed following the same lithography step.

摘要翻译： 一种器件，包括：第一层和第二层，其中所述第一层和所述第二层都是单晶的，其中所述第一层包括第一晶体管，其中所述第二层包括第二晶体管，其中所述第二晶体管中的至少一个 基本上覆盖所述第一晶体管中的一个，并且其中所述第一晶体管和所述第二晶体管都在相同的光刻步骤之后被处理。

公开(公告)号：US08026521B1

公开(公告)日：2011-09-27

申请号：US12901890

申请日：2010-10-11

申请人： Zvi Or-Bach ,  Deepak C. Sekar

发明人： Zvi Or-Bach ,  Deepak C. Sekar

IPC分类号： H01L29/10

CPC分类号： H01L27/2481 ,  H01L21/268 ,  H01L21/6835 ,  H01L21/76254 ,  H01L21/8221 ,  H01L21/84 ,  H01L21/845 ,  H01L27/0688 ,  H01L27/105 ,  H01L27/10802 ,  H01L27/10826 ,  H01L27/10879 ,  H01L27/10897 ,  H01L27/11 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11551 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/1203 ,  H01L27/1211 ,  H01L27/228 ,  H01L27/2436 ,  H01L27/249 ,  H01L29/42392 ,  H01L29/7841 ,  H01L29/785 ,  H01L45/04 ,  H01L45/1226 ,  H01L45/146 ,  H01L2029/7857 ,  H01L2221/6835

摘要： A device comprising semiconductor memories, the device comprising: a first layer and a second layer of layer-transferred mono-crystallized silicon, wherein the first layer comprises a first plurality of horizontally-oriented transistors; wherein the second layer comprises a second plurality of horizontally-oriented transistors; and wherein the second plurality of horizontally-oriented transistors overlays the first plurality of horizontally-oriented transistors.

摘要翻译： 一种包括半导体存储器的器件，所述器件包括：第一层和第二层转移单结晶硅，其中所述第一层包括第一多个水平取向晶体管; 其中所述第二层包括第二多个水平取向晶体管; 并且其中所述第二多个水平取向晶体管覆盖所述第一多个水平取向晶体管。

公开(公告)号：US08575715B2

公开(公告)日：2013-11-05

申请号：US13571100

申请日：2012-08-09

申请人： Andrei Mihnea ,  Deepak C. Sekar ,  George Samachisa ,  Roy Scheuerlein ,  Li Xiao

发明人： Andrei Mihnea ,  Deepak C. Sekar ,  George Samachisa ,  Roy Scheuerlein ,  Li Xiao

IPC分类号： H01L29/66

CPC分类号： G11C13/0007 ,  G11C13/003 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/72 ,  H01L27/24

摘要： A storage system and method for forming a storage system that uses punch-through diodes as a steering element in series with a reversible resistivity-switching element is described. The punch-through diode allows bipolar operation of a cross-point memory array. The punch-through diode may have a symmetrical non-linear current/voltage relationship. The punch-through diode has a high current at high bias for selected cells and a low leakage current at low bias for unselected cells. Therefore, it is compatible with bipolar switching in cross-point memory arrays having resistive switching elements. The punch-through diode may be a N+/P−/N+ device or a P+/N−/P+ device.

摘要翻译： 描述了一种用于形成使用穿通二极管作为与可逆电阻率切换元件串联的转向元件的存储系统的存储系统和方法。 穿通二极管允许交叉点存储器阵列的双极性操作。 穿通二极管可具有对称的非线性电流/电压关系。 穿通二极管在选择的电池的高偏压下具有高电流，对于未选择的电池，在低偏压下具有低泄漏电流。 因此，它与具有电阻式开关元件的交叉点存储器阵列中的双极开关兼容。 穿通二极管可以是N + / P- / N +器件或P + / N- / P +器件。

公开(公告)号：US08154904B2

公开(公告)日：2012-04-10

申请号：US12488159

申请日：2009-06-19

申请人： Deepak C. Sekar ,  Klaus Schuegraf ,  Roy Scheuerlein

发明人： Deepak C. Sekar ,  Klaus Schuegraf ,  Roy Scheuerlein

IPC分类号： G11C11/00 ,  G11C8/00

CPC分类号： G11C13/0007 ,  G11C7/00 ,  G11C8/12 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0076 ,  G11C2013/0088 ,  G11C2013/009 ,  G11C2213/32 ,  G11C2213/34 ,  G11C2213/72

摘要： A storage system and method for operating the storage system that uses reversible resistance-switching elements is described. Techniques are disclosed herein for varying programming conditions to account for different resistances that memory cells have. These techniques can program memory cells in fewer attempts, which can save time and/or power. Techniques are disclosed herein for achieving a high programming bandwidth while reducing the worst case current and/or power consumption. In one embodiment, a page mapping scheme is provided that programs multiple memory cells in parallel in a way that reduces the worst case current and/or power consumption.

摘要翻译： 描述了一种用于操作使用可逆电阻切换元件的存储系统的存储系统和方法。 本文公开了用于改变编程条件以解决存储器单元具有的不同电阻的技术。 这些技术可以以较少的尝试编程存储器单元，这可以节省时间和/或功率。 本文公开了用于实现高编程带宽同时减少最坏情况下的电流和/或功率消耗的技术。 在一个实施例中，提供了以减少最坏情况下的电流和/或功率消耗的方式并行地编程多个存储器单元的页面映射方案。

公开(公告)号：US20110229990A1

公开(公告)日：2011-09-22

申请号：US12842810

申请日：2010-07-23

申请人： Franz Kreupl ,  Deepak C. Sekar

发明人： Franz Kreupl ,  Deepak C. Sekar

IPC分类号： H01L21/66 ,  H01L21/16

CPC分类号： H01L45/146 ,  G11C13/0007 ,  G11C2213/35 ,  G11C2213/71 ,  H01L27/1021 ,  H01L27/2409 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/1641 ,  H01L45/1675

摘要： During the manufacture of a set of non-volatile resistance-switching memory elements, a forming process is performed in which a voltage is applied over forming period until a conductive filament is formed in a resistance-switching layer. A heat source at a temperature of 50° C. to 150° C. is applied to expedite the forming process while reducing the required magnitude of the applied voltage. Manufacturing time and reliability are improved. After the forming process, an expedited training process can be performed in which a fixed number of cycles of voltage pulses are applied without verifying the memory elements. Subsequently, the memory elements are verified by determining their read current in an evaluation. Another fixed number of cycles of voltage pulses is applied without verifying the memory elements, if the memory elements do not pass the evaluation.

摘要翻译： 在一组非易失性电阻切换存储元件的制造期间，进行形成处理，其中在形成周期上施加电压，直到在电阻切换层中形成导电细丝。 施加温度为50℃至150℃的热源以加速成形过程，同时降低施加电压的所需幅度。 制造时间和可靠性得到提高。 在形成处理之后，可以执行加速训练处理，其中施加固定数量的电压脉冲循环，而不验证存储元件。 随后，通过在评估中确定它们的读取电流来验证存储器元件。 如果存储器元件不通过评估，则施加电压脉冲的另一固定数量的循环，而不验证存储器元件。

公开(公告)号：US20110227024A1

公开(公告)日：2011-09-22

申请号：US12842798

申请日：2010-07-23

申请人： Deepak C. Sekar ,  Franz Kreupl

发明人： Deepak C. Sekar ,  Franz Kreupl

IPC分类号： H01L45/00 ,  H01L21/16

CPC分类号： H01L45/146 ,  G11C13/0007 ,  G11C2213/35 ,  G11C2213/71 ,  H01L27/1021 ,  H01L27/2409 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/145 ,  H01L45/1641 ,  H01L45/1675

摘要： A non-volatile resistance-switching memory element includes a resistance-switching element formed from a metal oxide layer having a dopant which is provided at a relatively high concentration such as 10% or greater. Further, the dopant is a cation having a relatively large ionic radius such as 70 picometers or greater, such as Magnesium, Chromium, Calcium, Scandium or Yttrium. A cubic fluorite phase lattice may be formed in the metal oxide even at room temperature so that switching power may be reduced. The memory element may be pillar-shaped, extending between first and second electrodes and being in series with a steering element such as a diode. The metal oxide layer may be deposited at the same time as the dopant. Or, using atomic layer deposition, an oxide of a first metal can be deposited, followed by an oxide of a second metal, followed by annealing to cause intermixing, in repeated cycles.

摘要翻译： 非易失性电阻切换存储元件包括由具有以比较高的浓度（例如10％以上）设置的掺杂剂的金属氧化物层形成的电阻切换元件。 此外，掺杂剂是诸如镁，铬，钙，钪或钇之类的诸如70皮度或更大的离子半径相对较大的阳离子。 即使在室温下也可以在金属氧化物中形成立方萤石相晶格，从而可以降低开关功率。 存储元件可以是柱形的，在第一和第二电极之间延伸并且与诸如二极管的转向元件串联。 金属氧化物层可以与掺杂剂同时沉积。 或者，使用原子层沉积，可沉积第一金属的氧化物，然后沉积第二金属的氧化物，然后在重复循环中进行退火以引起混合。