公开(公告)号：US08101972B2

公开(公告)日：2012-01-24

申请号：US12912346

申请日：2010-10-26

申请人： Masahiro Hikita ,  Tetsuzo Ueda

发明人： Masahiro Hikita ,  Tetsuzo Ueda

IPC分类号： H01L29/66

CPC分类号： H01L29/2003 ,  H01L29/1066 ,  H01L29/42316 ,  H01L29/7786 ,  H01L29/808

摘要： A nitride semiconductor device includes: first through third nitride semiconductor layers formed in sequence over a substrate. The second nitride semiconductor layer has a band gap energy larger than that of the first nitride semiconductor layer. The third nitride semiconductor layer has an opening. A p-type fourth nitride semiconductor layer is formed so that the opening is filled therewith. A gate electrode is formed on the fourth nitride semiconductor layer.

摘要翻译： 氮化物半导体器件包括：顺序地在衬底上形成的第一至第三氮化物半导体层。 第二氮化物半导体层的带隙能量大于第一氮化物半导体层的带隙能量。 第三氮化物半导体层具有开口。 形成p型第四氮化物半导体层，使得开口被填充。 在第四氮化物半导体层上形成栅电极。

公开(公告)号：US08076698B2

公开(公告)日：2011-12-13

申请号：US11995040

申请日：2006-06-27

申请人： Daisuke Ueda ,  Tsuyoshi Tanaka ,  Yasuhiro Uemoto ,  Tetsuzo Ueda ,  Manabu Yanagihara ,  Masahiro Hikita ,  Hiroaki Ueno

发明人： Daisuke Ueda ,  Tsuyoshi Tanaka ,  Yasuhiro Uemoto ,  Tetsuzo Ueda ,  Manabu Yanagihara ,  Masahiro Hikita ,  Hiroaki Ueno

IPC分类号： H01L31/0328

CPC分类号： H01L29/739 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/4175 ,  H01L29/7786

摘要： In a transistor, an AlN buffer layer 102, an undoped GaN layer 103, an undoped AlGaN layer 104, a p-type control layer 105, and a p-type contact layer 106 are formed in this order on a sapphire substrate 101. The transistor further includes a gate electrode 110 in ohmic contact with the p-type contact layer 106, and a source electrode 108 and a drain electrode 109 provided on the undoped AlGaN layer 104. By applying a positive voltage to the p-type control layer 105, holes are injected into a channel to increase a current flowing in the channel.

摘要翻译： 在晶体管中，在蓝宝石衬底101上依次形成AlN缓冲层102，未掺杂的GaN层103，未掺杂的AlGaN层104，p型控制层105和p型接触层106。 晶体管还包括与p型接触层106欧姆接触的栅电极110以及设置在未掺杂的AlGaN层104上的源电极108和漏极109.通过向p型控制层105施加正电压 ，孔被注入到通道中以增加在通道中流动的电流。

公开(公告)号：US20110266554A1

公开(公告)日：2011-11-03

申请号：US13182122

申请日：2011-07-13

申请人： Masahiro HIKITA ,  Kenichiro Tanaka ,  Tetsuzo Ueda

发明人： Masahiro HIKITA ,  Kenichiro Tanaka ,  Tetsuzo Ueda

IPC分类号： H01L29/772 ,  H01L29/205 ,  H01L21/20

CPC分类号： H01L29/66462 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/7787

摘要： In a manufacturing method of a semiconductor device, first, a first semiconductor layer, a second semiconductor layer, and a p-type third semiconductor layer are sequentially epitaxially grown on a substrate. After that, the third semiconductor layer is selectively removed. Then, a fourth semiconductor layer is epitaxially grown on the second semiconductor layer. Then, a gate electrode is formed on the third semiconductor layer.

摘要翻译： 在半导体器件的制造方法中，首先，在衬底上依次外延生长第一半导体层，第二半导体层和p型第三半导体层。 之后，选择性地去除第三半导体层。 然后，在第二半导体层上外延生长第四半导体层。 然后，在第三半导体层上形成栅电极。

公开(公告)号：US20110248337A1

公开(公告)日：2011-10-13

申请号：US13067692

申请日：2011-06-21

申请人： Tatsuo Morita ,  Tetsuzo Ueda

发明人： Tatsuo Morita ,  Tetsuzo Ueda

IPC分类号： H01L29/78

CPC分类号： H01L21/28581 ,  H01L29/2003 ,  H01L29/4175 ,  H01L29/42316 ,  H01L29/475 ,  H01L29/7786

摘要： A material of a gate electrode is a conductive oxide having a higher work function than that of conventionally used Pd and so on, thereby achieving a normally-off transistor without reducing the sheet carrier concentration of a heterojunction. It is thus possible to achieve a normally-off operation while reducing an increase in the specific on-state resistance.

摘要翻译： 栅电极的材料是具有比常规使用的Pd等功函数高的导电氧化物，从而在不降低异质结的片载体浓度的情况下实现常关晶体管。 因此，可以在减小特定导通电阻的增加的同时实现常关断操作。

公开(公告)号：US07915646B2

公开(公告)日：2011-03-29

申请号：US11738655

申请日：2007-04-23

申请人： Toshiyuki Takizawa ,  Tetsuzo Ueda

发明人： Toshiyuki Takizawa ,  Tetsuzo Ueda

IPC分类号： H01L29/778

CPC分类号： H01L29/2003 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/0254 ,  H01L21/02609 ,  H01L21/02664 ,  H01L21/3185 ,  H01L29/045 ,  H01L29/24 ,  H01L29/267 ,  H01L29/7787

摘要： The nitride semiconductor material according to the present invention includes a group III nitride semiconductor and a group IV nitride formed on the group III nitride semiconductor, where an interface between the group III nitride semiconductor and the group IV nitride has a regular atomic arrangement. Moreover, an arrangement of nitrogen atoms of the group IV nitride in the interface and an arrangement of group III atoms of the group III nitride semiconductor in the interface may be substantially identical.

摘要翻译： 根据本发明的氮化物半导体材料包括在III族氮化物半导体上形成的III族氮化物半导体和IV族氮化物，其中III族氮化物半导体和IV族氮化物之间的界面具有规则的原子排列。 此外，界面中IV族氮化物的氮原子排列和III族氮化物半导体的III族原子在界面中的排列可以是基本相同的。

公开(公告)号：US07834380B2

公开(公告)日：2010-11-16

申请号：US11297386

申请日：2005-12-09

申请人： Tetsuzo Ueda ,  Hidetoshi Ishida ,  Tsuyoshi Tanaka

发明人： Tetsuzo Ueda ,  Hidetoshi Ishida ,  Tsuyoshi Tanaka

IPC分类号： H01L29/66

CPC分类号： H01L21/28581 ,  H01L29/0843 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： A field effect transistor includes a first semiconductor layer made of a multilayer of a plurality of semiconductor films and a second semiconductor layer formed on the first semiconductor layer. A source electrode and a drain electrode are formed on the second semiconductor layer to be spaced from each other. An opening having an insulating film on its inner wall is formed in a portion of the second semiconductor layer sandwiched between the source electrode and the drain electrode so as to expose the first semiconductor layer therein. A gate electrode is formed in the opening to be in contact with the insulating film and the first semiconductor layer on the bottom of the opening.

摘要翻译： 场效应晶体管包括由多个半导体膜的多层构成的第一半导体层和形成在第一半导体层上的第二半导体层。 源电极和漏电极形成在第二半导体层上以彼此间隔开。 在夹在源电极和漏极之间的第二半导体层的一部分中形成有在其内壁上具有绝缘膜的开口，以便在其中露出第一半导体层。 在开口部形成有与绝缘膜和开口底部的第一半导体层接触的栅电极。

公开(公告)号：US07826512B2

公开(公告)日：2010-11-02

申请号：US11850603

申请日：2007-09-05

申请人： Tetsuzo Ueda ,  Masaaki Yuri

发明人： Tetsuzo Ueda ,  Masaaki Yuri

IPC分类号： H01S5/00 ,  H01S3/097

CPC分类号： H01S5/34333 ,  B82Y20/00 ,  H01S5/0208 ,  H01S5/0425 ,  H01S5/2009 ,  H01S5/2214 ,  H01S5/2231 ,  H01S5/3214 ,  H01S2304/12 ,  Y10S438/973 ,  Y10S438/977

摘要： It is an object of the present invention to provide a semiconductor laser device with high-yielding in which a clack generated in an epitaxial growth layer is restrained and to the manufacturing method thereof, the semiconductor laser device includes a GaN substrate 1, an n-type GaN layer 2, an n-type AlGaN cladding layer 3, a n-type GaN guide layer 4, an InGaN multiple quantum well active layer 5, an undoped-GaN guide layer 6, a p-type AlGaN electron overflow suppression layer 7, a p-type GaN guide layer 8, a SiO2 blocking layer 9, an Ni/ITO cladding layer electrode 10 as a transparent electrode, a Ti/Au pad electrode 11, and a Ti/Al/Ni/Au electrode 12. The SiO2 blocking layer 9 is formed above the InGaN multiple quantum well active layer 5 so as to have an opening. The Ni/ITO cladding layer electrode 10 is formed inside the opening, and which is transparent for the light from the InGaN multiple quantum well active layer, and serves as a cladding layer.

摘要翻译： 本发明的目的是提供一种具有高产量的半导体激光器件，其中在外延生长层中产生的夹克被抑制，并且其制造方法，半导体激光器件包括GaN衬底1， 型GaN层2，n型AlGaN包覆层3，n型GaN引导层4，InGaN多量子阱有源层5，未掺杂GaN引导层6，p型AlGaN电子溢出抑制层7 p型GaN引导层8，SiO 2阻挡层9，作为透明电极的Ni / ITO包层电极10，Ti / Au焊盘电极11和Ti / Al / Ni / Au电极12。 在InGaN多量子阱活性层5的上方形成SiO 2阻挡层9，以具有开口。 Ni / ITO包层电极10形成在开口内部，对于来自InGaN多量子阱有源层的光是透明的，并且用作覆层。

公开(公告)号：US07825434B2

公开(公告)日：2010-11-02

申请号：US11647218

申请日：2006-12-29

申请人： Hiroaki Ueno ,  Manabu Yanagihara ,  Tetsuzo Ueda ,  Yasuhiro Uemoto ,  Tsuyoshi Tanaka ,  Daisuke Ueda

发明人： Hiroaki Ueno ,  Manabu Yanagihara ,  Tetsuzo Ueda ,  Yasuhiro Uemoto ,  Tsuyoshi Tanaka ,  Daisuke Ueda

IPC分类号： H01L29/08

CPC分类号： H01L29/7783 ,  H01L21/02381 ,  H01L21/0242 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/0254 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/4175 ,  H01L29/432 ,  H01L29/452 ,  H01L29/7787

摘要： A nitride semiconductor device includes: a first semiconductor layer made of first nitride semiconductor; a second semiconductor layer formed on a principal surface of the first semiconductor layer and made of second nitride semiconductor having a bandgap wider than that of the first nitride semiconductor; a control layer selectively formed on, or above, an upper portion of the second semiconductor layer and made of third nitride semiconductor having a p-type conductivity; source and drain electrodes formed on the second semiconductor layer at respective sides of the control layer; a gate electrode formed on the control layer; and a fourth semiconductor layer formed on a surface of the first semiconductor layer opposite to the principal surface, having a potential barrier in a valence band with respect to the first nitride semiconductor and made of fourth nitride semiconductor containing aluminum.

摘要翻译： 氮化物半导体器件包括：由第一氮化物半导体制成的第一半导体层; 第二半导体层，其形成在第一半导体层的主表面上并且由具有比第一氮化物半导体的带隙宽的第二氮化物半导体构成; 选择性地形成在所述第二半导体层的上部并且由上述第二半导体层的上部制成的具有p型导电性的第三氮化物半导体的控制层; 源极和漏极，形成在控制层的相应侧上的第二半导体层上; 形成在所述控制层上的栅电极; 以及第四半导体层，形成在与所述主表面相对的所述第一半导体层的表面上，相对于所述第一氮化物半导体具有价带中的势垒，并且由包含铝的第四氮化物半导体构成。

公开(公告)号：US20100167478A1

公开(公告)日：2010-07-01

申请号：US12723069

申请日：2010-03-12

申请人： Satoshi NAKAZAWA ,  Tetsuzo Ueda

发明人： Satoshi NAKAZAWA ,  Tetsuzo Ueda

IPC分类号： H01L21/335

CPC分类号： H01L29/7783 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： A field effect transistor includes a nitride semiconductor layered structure that is formed on a substrate and includes a capping layer made of a compound represented by a general formula of InxAlyGa1-yN (wherein 0

摘要翻译： 场效应晶体管包括氮化物半导体层状结构，其形成在基板上，并且包括由通式In x Al y Ga 1-y N表示的化合物制成的覆盖层（其中0

公开(公告)号：US07687828B2

公开(公告)日：2010-03-30

申请号：US11709690

申请日：2007-02-23

申请人： Hisayoshi Matsuo ,  Tetsuzo Ueda

发明人： Hisayoshi Matsuo ,  Tetsuzo Ueda

IPC分类号： H01L31/072

CPC分类号： H01L29/7783 ,  H01L29/155 ,  H01L29/2003

摘要： A field-effect transistor has a so-called double heterostructure which is formed such that a channel layer through which electrons travel is provided between an electron supply layer and a liner layer, wherein a forbidden band width of the liner layer and a forbidden band width of the electron supply layer are broader than a forbidden bandwidth of the channel layer.

摘要翻译： 场效应晶体管具有所谓的双异质结构，其形成为使得电子行进的沟道层设置在电子供给层和衬垫层之间，其中衬垫层的禁带宽度和禁带宽度 的电子供应层比通道层的禁止带宽宽。