公开(公告)号：US08735239B2

公开(公告)日：2014-05-27

申请号：US13197133

申请日：2011-08-03

申请人： Sangjine Park ,  Young Suk Jung ,  Boun Yoon ,  Jeongman Han ,  Byung-Kwon Cho

发明人： Sangjine Park ,  Young Suk Jung ,  Boun Yoon ,  Jeongman Han ,  Byung-Kwon Cho

IPC分类号： H01L21/8238 ,  H01L21/336 ,  H01L27/10 ,  H01L29/80

CPC分类号： H01L21/823814 ,  H01L21/02068 ,  H01L21/31116 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/165 ,  H01L29/41775 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7843 ,  H01L29/7848

摘要： Provided is a method of fabricating a semiconductor device. Gate patterns are formed on a substrate including an NMOS transistor region and a PMOS transistor region. A spacer structure is formed on sidewalls of the gate patterns. The substrate in the PMOS transistor region is etched using the gate patterns and the spacer structure as etching masks, and thereby a recessed region is formed. A compressive stress pattern is formed in the recessed region, and a sidewall of the compressive stress pattern protrudes upwardly from an upper surface of the substrate. A mask oxide layer is formed on a sidewall of the spacer structure. The mask oxide layer is formed to cover a portion of the sidewall of the compressive stress pattern that protrudes upwardly from the upper surface of the substrate.

摘要翻译： 提供一种制造半导体器件的方法。 栅极图案形成在包括NMOS晶体管区域和PMOS晶体管区域的衬底上。 间隔结构形成在栅极图案的侧壁上。 使用栅极图案和间隔结构作为蚀刻掩模蚀刻PMOS晶体管区域中的衬底，从而形成凹陷区域。 在凹陷区域中形成压缩应力图案，压缩应力图案的侧壁从基板的上表面向上突出。 在间隔结构的侧壁上形成掩模氧化物层。 掩模氧化物层被形成为覆盖从衬底的上表面向上突出的压缩应力图案的侧壁的一部分。

公开(公告)号：USD705062S1

公开(公告)日：2014-05-20

申请号：US29440437

申请日：2012-12-21

申请人： Byung-chul Jo ,  Byung-kwon Cho ,  Byung-gu Cho

设计人： Byung-chul Jo ,  Byung-kwon Cho ,  Byung-gu Cho

公开(公告)号：US20120129331A1

公开(公告)日：2012-05-24

申请号：US13238284

申请日：2011-09-21

申请人： Sukhun Choi ,  Boun Yoon ,  Jae-Jik Baek ,  Byung-Kwon Cho

发明人： Sukhun Choi ,  Boun Yoon ,  Jae-Jik Baek ,  Byung-Kwon Cho

IPC分类号： H01L21/28

CPC分类号： H01L21/32139 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/78

摘要： A method of fabricating semiconductor devices having metal gate electrodes includes forming an insulating layer on a semiconductor substrate having a first region and a second region. The insulating layer is formed to include an interlayer insulating layer and a gate insulation layer. The interlayer insulating layer has first and second grooves respectively disposed in the first and second regions, and the gate insulation layer covers at least bottom surfaces of the first and second grooves. A laminated metal layer is formed on the substrate having the insulating layer. A planarization layer having non-photo sensitivity is formed on the laminated metal layer. The planarization layer in the first region is selectively removed using a dry etching process to expose the laminated metal layer in the first region and to form a planarization layer pattern covering the laminated metal layer in the second region.

摘要翻译： 制造具有金属栅电极的半导体器件的方法包括在具有第一区域和第二区域的半导体衬底上形成绝缘层。 绝缘层形成为包括层间绝缘层和栅极绝缘层。 层间绝缘层具有分别设置在第一和第二区域中的第一和第二沟槽，并且栅极绝缘层至少覆盖第一和第二沟槽的至少底表面。 在具有绝缘层的基板上形成层叠金属层。 在层叠金属层上形成具有非光敏性的平坦化层。 使用干蚀刻工艺选择性地去除第一区域中的平坦化层，以暴露第一区域中的层压金属层，并形成覆盖第二区域中的层叠金属层的平坦化图案。

公开(公告)号：US20120094459A1

公开(公告)日：2012-04-19

申请号：US13197133

申请日：2011-08-03

申请人： Sanjine Park ,  Young Suk Jung ,  Boun Yoon ,  Jeongman Han ,  Byung-Kwon Cho

发明人： Sanjine Park ,  Young Suk Jung ,  Boun Yoon ,  Jeongman Han ,  Byung-Kwon Cho

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L21/823814 ,  H01L21/02068 ,  H01L21/31116 ,  H01L21/823807 ,  H01L21/823864 ,  H01L29/165 ,  H01L29/41775 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7843 ,  H01L29/7848

摘要： Provided is a method of fabricating a semiconductor device. Gate patterns are formed on a substrate including an NMOS transistor region and a PMOS transistor region. A spacer structure is formed on sidewalls of the gate patterns. The substrate in the PMOS transistor region is etched using the gate patterns and the spacer structure as etching masks, and thereby a recessed region is formed. A compressive stress pattern is formed in the recessed region, and a sidewall of the compressive stress pattern protrudes upwardly from an upper surface of the substrate. A mask oxide layer is formed on a sidewall of the spacer structure. The mask oxide layer is formed to cover a portion of the sidewall of the compressive stress pattern that protrudes upwardly from the upper surface of the substrate.

摘要翻译： 提供一种制造半导体器件的方法。 栅极图案形成在包括NMOS晶体管区域和PMOS晶体管区域的衬底上。 间隔结构形成在栅极图案的侧壁上。 使用栅极图案和间隔结构作为蚀刻掩模蚀刻PMOS晶体管区域中的衬底，从而形成凹陷区域。 在凹陷区域中形成压缩应力图案，压缩应力图案的侧壁从基板的上表面向上突出。 在间隔结构的侧壁上形成掩模氧化物层。 掩模氧化物层被形成为覆盖从衬底的上表面向上突出的压缩应力图案的侧壁的一部分。

公开(公告)号：US20110188787A1

公开(公告)日：2011-08-04

申请号：US13019394

申请日：2011-02-02

申请人： Byoung-Chol CHO ,  Byoung-Gu CHO ,  Byung-kwon CHO

发明人： Byoung-Chol CHO ,  Byoung-Gu CHO ,  Byung-kwon CHO

IPC分类号： B65D30/16

CPC分类号： B65D31/12 ,  A61F2007/0276 ,  B65D31/04 ,  B65D81/3484 ,  F25D3/08 ,  F25D2303/0843 ,  Y02W30/805

摘要： Disclosed are standing pouches for easy carriage and storage, the standing pouch including: an external pack; an internal pack which is disposed in the external pack to form a first temperature control space and a second temperature control space which are spaced from each other, to form a contents accommodating space between the first temperature control space and the second temperature control space to accommodate contents, and to enable the first temperature control space to communicate with the second temperature control space; and a first temperature control member and a second temperature control member which are respectively disposed in the first temperature control space and the second temperature control space, at least one of the first temperature control space and the second temperature control space having an open upper side to put a reactant liquid reacting with the first and second temperature control members to generate an exothermic or endothermic reaction.

摘要翻译： 公开了用于容易运输和储存的立式袋，所述直立袋包括：外部包装; 内部包装件，其设置在外部包装件中以形成彼此间隔开的第一温度控制空间和第二温度控制空间，以在第一温度控制空间和第二温度控制空间之间形成容纳空间的容纳空间，以容纳 使第一温度控制空间与第二温度控制空间通信; 以及第一温度控制构件和第二温度控制构件，其分别设置在第一温度控制空间和第二温度控制空间中，第一温度控制空间和第二温度控制空间中的至少一个具有开放的上侧 放置与第一和第二温度控制元件反应的反应物液体以产生放热或吸热反应。

公开(公告)号：US20150187946A1

公开(公告)日：2015-07-02

申请号：US14455036

申请日：2014-08-08

申请人： Sang-Jine PARK ,  Bo-Un YOON ,  Ha-Young JEON ,  Byung-Kwon CHO ,  Jeong-Nam HAN

发明人： Sang-Jine PARK ,  Bo-Un YOON ,  Ha-Young JEON ,  Byung-Kwon CHO ,  Jeong-Nam HAN

IPC分类号： H01L29/78 ,  H01L29/49 ,  H01L27/088 ,  H01L29/423

CPC分类号： H01L29/66545 ,  H01L21/28114 ,  H01L27/0886 ,  H01L29/42376 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

摘要： A semiconductor device includes a gate spacer defining a trench. The trench includes a first part and a second part sequentially positioned on a substrate. An inner surface of the first part has a slope of an acute angle and an inner surface of the second part has a slope of a right angle or obtuse angle with respect to the substrate. A gate electrode fills at least a portion of the trench.

摘要翻译： 半导体器件包括限定沟槽的栅极间隔。 沟槽包括顺序地位于基板上的第一部分和第二部分。 第一部分的内表面具有锐角的斜面，并且第二部分的内表面具有相对于基底的直角或钝角的斜率。 栅电极填充沟槽的至少一部分。

公开(公告)号：US09443979B2

公开(公告)日：2016-09-13

申请号：US14455036

申请日：2014-08-08

申请人： Sang-Jine Park ,  Bo-Un Yoon ,  Ha-Young Jeon ,  Byung-Kwon Cho ,  Jeong-Nam Han

发明人： Sang-Jine Park ,  Bo-Un Yoon ,  Ha-Young Jeon ,  Byung-Kwon Cho ,  Jeong-Nam Han

IPC分类号： H01L29/78 ,  H01L27/08 ,  H01L21/28 ,  H01L27/088 ,  H01L29/423 ,  H01L29/66 ,  H01L29/49

CPC分类号： H01L29/66545 ,  H01L21/28114 ,  H01L27/0886 ,  H01L29/42376 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851

摘要： A semiconductor device includes a gate spacer defining a trench. The trench includes a first part and a second part sequentially positioned on a substrate. An inner surface of the first part has a slope of an acute angle and an inner surface of the second part has a slope of a right angle or obtuse angle with respect to the substrate. A gate electrode fills at least a portion of the trench.

摘要翻译： 半导体器件包括限定沟槽的栅极间隔。 沟槽包括顺序地位于基板上的第一部分和第二部分。 第一部分的内表面具有锐角的斜面，并且第二部分的内表面具有相对于基底的直角或钝角的斜率。 栅电极填充沟槽的至少一部分。

公开(公告)号：US09334087B2

公开(公告)日：2016-05-10

申请号：US13019394

申请日：2011-02-02

申请人： Byoung-Chol Cho ,  Byoung-Gu Cho ,  Byung-kwon Cho

发明人： Byoung-Chol Cho ,  Byoung-Gu Cho ,  Byung-kwon Cho

IPC分类号： B65D30/16 ,  B65D30/22 ,  B65D81/34 ,  F25D3/08 ,  B65D30/08

CPC分类号： B65D31/12 ,  A61F2007/0276 ,  B65D31/04 ,  B65D81/3484 ,  F25D3/08 ,  F25D2303/0843 ,  Y02W30/805

摘要： A standing pouch includes an external pack, and an internal pack which is disposed in the external pack to form a first temperature control space and a second temperature control space which are spaced from each other, to form a contents accommodating space between the first temperature control space and the second temperature control space to accommodate contents. The first temperature control space can communicate with the second temperature control space. A first temperature control member and a second temperature control member are respectively disposed in the first temperature control space and the second temperature control space, and at least one of the first temperature control space and the second temperature control space have an open upper side to put a reactant liquid reacting with the first and second temperature control members to generate an exothermic or endothermic reaction.

摘要翻译： 立式袋包括外部包装，以及内部包装，其设置在外部包装件中以形成彼此间隔开的第一温度控制空间和第二温度控制空间，以在第一温度控制器 空间和第二温度控制空间以容纳内容。 第一温度控制空间可以与第二温度控制空间通信。 第一温度控制构件和第二温度控制构件分别设置在第一温度控制空间和第二温度控制空间中，并且第一温度控制空间和第二温度控制空间中的至少一个具有敞开的上侧 与第一和第二温度控制元件反应以产生放热或吸热反应的反应物液体。

公开(公告)号：US20140102436A1

公开(公告)日：2014-04-17

申请号：US14111961

申请日：2012-04-13

申请人： Byung-chul Jo ,  Byung-gu Cho ,  Byung-kwon Cho

发明人： Byung-chul Jo ,  Byung-gu Cho ,  Byung-kwon Cho

IPC分类号： B65D81/34 ,  B65B3/02 ,  F25D5/02

CPC分类号： B65D81/3484 ,  B65B3/02 ,  B65D31/04 ,  B65D33/16 ,  B65D33/2508 ,  B65D75/5805 ,  B65D75/5833 ,  B65D81/34 ,  F24V30/00 ,  F25D5/02

摘要： Disclosed is a pouch convenient to heat or cool contents. The pouch includes: a contents-accommodating section which can accommodate contents; a temperature controller which includes a temperature control agent arranged in a temperature control space provided at least one between front and back sides with respect to the contents-accommodating section, and a liquid reactant entrance arranged to be lower than an upper end of the contents-accommodating section and through which a liquid reactant for exothermically or endothermically reacting with the temperature control agent is put into the temperature control space; and a sealing portion which seals up the liquid reactant entrance so that the liquid reactant entrance can be opened when force of not less than a certain magnitude is applied.

摘要翻译： 公开了一种便于加热或冷却内容物的小袋。 该袋包括：容纳容纳部分，可容纳内容物; 温度控制器，其包括配置在相对于所述容纳物容纳部分设置在前侧和后侧之间的至少一个的温度控制空间中的温度控制剂，以及布置成低于所述内容物容纳部分的上端的液体反应物入口， 将温度控制剂放热或吸热反应的液体反应物放入温度控制空间; 以及密封部分，其密封液体反应物入口，使得当施加不小于一定量值的力时可以打开液体反应物入口。

公开(公告)号：US08946026B2

公开(公告)日：2015-02-03

申请号：US13238284

申请日：2011-09-21

申请人： Sukhun Choi ,  Boun Yoon ,  Jae-Jik Baek ,  Byung-Kwon Cho

发明人： Sukhun Choi ,  Boun Yoon ,  Jae-Jik Baek ,  Byung-Kwon Cho

IPC分类号： H01L21/8238 ,  H01L21/3213 ,  H01L21/28 ,  H01L29/49 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L21/32139 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/78

摘要： A method of fabricating semiconductor devices having metal gate electrodes includes forming an insulating layer on a semiconductor substrate having a first region and a second region. The insulating layer is formed to include an interlayer insulating layer and a gate insulation layer. The interlayer insulating layer has first and second grooves respectively disposed in the first and second regions, and the gate insulation layer covers at least bottom surfaces of the first and second grooves. A laminated metal layer is formed on the substrate having the insulating layer. A planarization layer having non-photo sensitivity is formed on the laminated metal layer. The planarization layer in the first region is selectively removed using a dry etching process to expose the laminated metal layer in the first region and to form a planarization layer pattern covering the laminated metal layer in the second region.

摘要翻译： 制造具有金属栅电极的半导体器件的方法包括在具有第一区域和第二区域的半导体衬底上形成绝缘层。 绝缘层形成为包括层间绝缘层和栅极绝缘层。 层间绝缘层具有分别设置在第一和第二区域中的第一和第二沟槽，并且栅极绝缘层至少覆盖第一和第二沟槽的至少底表面。 在具有绝缘层的基板上形成层叠金属层。 在层叠金属层上形成具有非光敏性的平坦化层。 使用干蚀刻工艺选择性地去除第一区域中的平坦化层，以暴露第一区域中的层压金属层，并形成覆盖第二区域中的层叠金属层的平坦化图案。