利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

25 条记录 (耗时 0.02 秒)

    Hybrid Zero-IF Receiver
    2.
    发明申请
    Hybrid Zero-IF Receiver 有权
    混合零中频接收机

    公开(公告)号：US20080181284A1

    公开(公告)日：2008-07-31

    申请号：US12016955

    申请日：2008-01-18

    申请人： Paul J. Husted ,  Shahram Abdollahi-Alibeik ,  David J. Weber ,  Soner Ozgur

    发明人： Paul J. Husted ,  Shahram Abdollahi-Alibeik ,  David J. Weber ,  Soner Ozgur

    IPC分类号： H04B1/69

    CPC分类号： H04B1/30

    摘要： An apparatus for processing a Bluetooth signal advantageously mixes down a received RF signal to an IF signal wherein one band-edge of the spectrum of the IF signal may be approximately 0 Hz. In one embodiment, the IF signal may be digitized, decimated and filtered before being processed into a baseband signal. The baseband signal may be processed by a cordic (COordinate Rotation DIgital Computer) processor to transform the baseband signal from rectangular to polar coordinates. A phase signal from the cordic processor may be used to determine transmitted Bluetooth data symbols. The apparatus may advantageously use less area than traditional Bluetooth receivers.

    摘要翻译： 用于处理蓝牙信号的装置有利地将所接收的RF信号与IF信号相混合，其中IF信号的频谱的一个带边可以为大约0Hz。 在一个实施例中，IF信号可以在被处理成基带信号之前被数字化，抽取和滤波。 基带信号可以由Cordic（Coordinate Rotation DIgital Computer）处理器处理，以将基带信号从矩形变换为极坐标。 可以使用来自Cordic处理器的相位信号来确定所发送的蓝牙数据符号。 该装置可以有利地使用比传统蓝牙接收机更少的面积。

    Apparatus for signal power loss reduction in RF communication systems
    6.
    发明授权
    Apparatus for signal power loss reduction in RF communication systems 有权
    RF通信系统信号功率损耗降低的装置

    公开(公告)号：US08532588B1

    公开(公告)日：2013-09-10

    申请号：US11690784

    申请日：2007-03-23

    申请人： David J. Weber ,  Manolis Terrovitis ,  David K. Su

    发明人： David J. Weber ,  Manolis Terrovitis ,  David K. Su

    IPC分类号： H04B1/02

    CPC分类号： H04B7/0814 ,  H04B7/0608 ,  Y02D70/444

    摘要： Redundancies of power amplifiers (PAs) or low noise amplifiers (LNAs) at the front end of an RF device are used to reduce losses that typically occur at a diversity switch. A signal designator can advantageously be used to select designated signals, which are provided to the PAs for transmitting or provided by the LNAs during receiving.

    摘要翻译： 在RF设备前端的功率放大器（PA）或低噪声放大器（LNA）的冗余被用于减少通常在分集开关处发生的损耗。 信号指示符可以有利地用于选择提供给PA的指定信号，用于在接收期间由LNA发送或提供。

    Polar modulator with path delay compensation
    7.
    发明授权
    Polar modulator with path delay compensation 失效
    具有路径延迟补偿的极调制器

    公开(公告)号：US08498589B2

    公开(公告)日：2013-07-30

    申请号：US12172375

    申请日：2008-07-14

    申请人： Paul J. Husted ,  William W. Si ,  David J. Weber ,  Xiaoru Zhang

    发明人： Paul J. Husted ,  William W. Si ,  David J. Weber ,  Xiaoru Zhang

    IPC分类号： H04B1/66

    CPC分类号： H03C5/00 ,  H04B2001/0491

    摘要： A modulation system comprising a signal processing unit and a modulator. The signal processing unit may generate a low frequency modulator signal, a high frequency modulator signal, and a modulator amplitude control signal. The modulator may generate a modulated signal for transmission via a wireless network based, at least in part, on the low frequency modulator signal, the high frequency modulator signal, and the modulator amplitude control signal. The signal processing unit comprises a delay compensation unit for delaying the generation of the high frequency modulator signal and the modulator amplitude control signal based, at least in part, on signal generation and modulation path delays associated with the low frequency modulator signal to substantially align the modulator signals at the output of the modulation system.

    摘要翻译： 一种包括信号处理单元和调制器的调制系统。 信号处理单元可以生成低频调制器信号，高频调制器信号和调制器幅度控制信号。 该调制器可以至少部分地基于低频调制器信号，高频调制器信号和调制器幅度控制信号，经由无线网络生成用于传输的调制信号。 信号处理单元包括延迟补偿单元，用于至少部分地基于与低频调制器信号相关联的信号产生和调制路径延迟来延迟高频调制器信号和调制器幅度控制信号的产生，以基本对准 调制器信号在调制系统的输出端。

    POLAR MODULATOR WITH PATH DELAY COMPENSATION
    8.
    发明申请
    POLAR MODULATOR WITH PATH DELAY COMPENSATION 失效
    具有路径延迟补偿的极性调制器

    公开(公告)号：US20090311979A1

    公开(公告)日：2009-12-17

    申请号：US12172375

    申请日：2008-07-14

    申请人： Paul J. Husted ,  William W. Si ,  David J. Weber ,  Xiaoru Zhang

    发明人： Paul J. Husted ,  William W. Si ,  David J. Weber ,  Xiaoru Zhang

    IPC分类号： H04B1/02

    CPC分类号： H03C5/00 ,  H04B2001/0491

    摘要： A modulation system comprising a signal processing unit and a modulator. The signal processing unit may generate a low frequency modulator signal, a high frequency modulator signal, and a modulator amplitude control signal. The modulator may generate a modulated signal for transmission via a wireless network based, at least in part, on the low frequency modulator signal, the high frequency modulator signal, and the modulator amplitude control signal. The signal processing unit comprises a delay compensation unit for delaying the generation of the high frequency modulator signal and the modulator amplitude control signal based, at least in part, on signal generation and modulation path delays associated with the low frequency modulator signal to substantially align the modulator signals at the output of the modulation system.

    摘要翻译： 一种包括信号处理单元和调制器的调制系统。 信号处理单元可以生成低频调制器信号，高频调制器信号和调制器幅度控制信号。 该调制器可以至少部分地基于低频调制器信号，高频调制器信号和调制器幅度控制信号，经由无线网络生成用于传输的调制信号。 信号处理单元包括延迟补偿单元，用于至少部分地基于与低频调制器信号相关联的信号产生和调制路径延迟来延迟高频调制器信号和调制器幅度控制信号的产生，以基本对准 调制器信号在调制系统的输出端。

    Synthesizer with lock detector, lock algorithm, extended range VCO, and a simplified dual modulus divider
    9.
    发明授权
    Synthesizer with lock detector, lock algorithm, extended range VCO, and a simplified dual modulus divider 有权
    具有锁定检测器，锁定算法，扩展范围VCO和简化双模式分频器的合成器

    公开(公告)号：US06404289B1

    公开(公告)日：2002-06-11

    申请号：US09747778

    申请日：2000-12-22

    申请人： David K. Su ,  Chik Patrick Yue ,  David J. Weber ,  Masound Zargari

    发明人： David K. Su ,  Chik Patrick Yue ,  David J. Weber ,  Masound Zargari

    IPC分类号： H03L7095

    CPC分类号： H03L7/099 ,  H03K23/667 ,  H03L7/089 ,  H03L7/095 ,  H03L7/10 ,  H03L7/193 ,  Y10S331/02

    摘要： The present invention provides a synthesizer having an efficient lock detect signal generator, an extended range VCO that can operate within any one of a plurality of adjacent characteristic curves defined by a plurality of adjacent regions, and a divide circuit implemented using only a single counter along with a decoder. This allows for a method of operating the synthesizer, methods of establishing or reestablishing a lock condition using the extended range VCO, and a method of designing a plurality of divide circuits which each use the same single counter and each use a different decoder.

    摘要翻译： 本发明提供一种合成器，其具有有效的锁定检测信号发生器，能够在由多个相邻区域限定的多个相邻特性曲线中的任何一个中操作的扩展范围VCO，以及仅使用单个计数器实现的除法电路 与解码器。 这允许操作合成器的方法，使用扩展范围VCO建立或重新建立锁定条件的方法，以及设计多个除法电路的方法，每个除法电路使用相同的单个计数器并且每个使用不同的解码器。