利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

18 条记录 (耗时 0.025 秒)

    Semiconductor devices having narrow conductive line patterns and related methods of forming such semiconductor devices
    1.
    发明授权
    Semiconductor devices having narrow conductive line patterns and related methods of forming such semiconductor devices 有权
    具有窄导线图形的半导体器件和形成这种半导体器件的相关方法

    公开(公告)号：US08310055B2

    公开(公告)日：2012-11-13

    申请号：US12645820

    申请日：2009-12-23

    申请人： Young-ju Park ,  Jae-ho Min ,  Myeong-cheol Kim ,  Dong-chan Kim ,  Jae-hwang Sim

    发明人： Young-ju Park ,  Jae-ho Min ,  Myeong-cheol Kim ,  Dong-chan Kim ,  Jae-hwang Sim

    IPC分类号： H01L23/522 ,  H01L21/768

    CPC分类号： H01L23/528 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L23/522 ,  H01L27/0207 ,  H01L27/11519 ,  H01L27/11531 ,  H01L27/11548 ,  H01L2924/0002 ,  H01L2924/00

    摘要： Semiconductor devices and methods of forming semiconductor devices are provided in which a plurality of patterns are simultaneously formed to have different widths and the pattern densities of some regions are increased using double patterning. The semiconductor device includes a plurality of conductive lines each including a first line portion and a second line portion, where the first line portion extends on a substrate in a first direction, the second line portion extends from one end of the first line portion in a second direction, and the first direction is different from the second direction; a plurality of contact pads each of which is connected with a respective conductive line of the plurality of conductive lines via the second line portion of the corresponding conductive line; and a plurality of dummy conductive lines each including a first dummy portion extending from a respective contact pad of the plurality of contact pads, in parallel with the corresponding second line portion in the second direction.

    摘要翻译： 提供形成半导体器件的半导体器件和方法，其中同时形成多个图案以具有不同的宽度，并且使用双重图案化来增加一些区域的图案密度。 半导体器件包括多个导线，每条导线包括第一线部分和第二线部分，其中第一线部分在第一方向上在衬底上延伸，第二线部分从第一线部分的一端延伸到 第二方向，第一方向与第二方向不同; 多个接触焊盘，每个接触焊盘经由相应的导线的第二线部分与多条导线的相应导线连接; 以及多个虚设导电线，每个虚设导电线包括从所述多个接触焊盘的相应的接触焊盘延伸的第一虚设部分，与所述第二方向上的对应的第二线部分平行。

    METHOD OF FORMING MICROPATTERNS
    3.
    发明申请
    METHOD OF FORMING MICROPATTERNS 有权
    形成微孔蛋白的方法

    公开(公告)号：US20130048603A1

    公开(公告)日：2013-02-28

    申请号：US13588011

    申请日：2012-08-17

    申请人： Ki-jeong Kim ,  Jae-ho Min ,  Kyoung-sub Shin ,  Dong-hyun Kim

    发明人： Ki-jeong Kim ,  Jae-ho Min ,  Kyoung-sub Shin ,  Dong-hyun Kim

    IPC分类号： B44C1/22

    CPC分类号： G03F7/0035 ,  G03F7/00

    摘要： A method of forming micropatterns separated over a misalignment margin includes forming a first mold pattern including a main pattern and a separation-assist pattern, forming a first spacer mask having a first width around the first mold pattern, forming a second mold pattern using the first spacer mask as an etch mask, forming a second spacer mask having a second width around the second mold pattern, and forming a target pattern using the second spacer mask as an etch mask.

    摘要翻译： 形成在不对准边缘上分离的微图案的方法包括形成包括主图案和分离辅助图案的第一模具图案，形成具有围绕第一模具图案的第一宽度的第一间隔掩模，使用第一模具形成第二模具图案 间隔掩模作为蚀刻掩模，形成具有围绕第二模具图案的第二宽度的第二间隔掩模，以及使用第二间隔掩模作为蚀刻掩模形成目标图案。

    Method of forming micropatterns
    5.
    发明授权
    Method of forming micropatterns 有权
    形成微图案的方法

    公开(公告)号：US09372401B2

    公开(公告)日：2016-06-21

    申请号：US13588011

    申请日：2012-08-17

    申请人： Ki-jeong Kim ,  Jae-ho Min ,  Kyoung-sub Shin ,  Dong-hyun Kim

    发明人： Ki-jeong Kim ,  Jae-ho Min ,  Kyoung-sub Shin ,  Dong-hyun Kim

    IPC分类号： H01L21/302 ,  H01L21/461 ,  H01L21/311 ,  C03C15/00 ,  C03C25/68 ,  C23F1/00 ,  G03F7/00

    CPC分类号： G03F7/0035 ,  G03F7/00

    摘要： A method of forming micropatterns separated over a misalignment margin includes forming a first mold pattern including a main pattern and a separation-assist pattern, forming a first spacer mask having a first width around the first mold pattern, forming a second mold pattern using the first spacer mask as an etch mask, forming a second spacer mask having a second width around the second mold pattern, and forming a target pattern using the second spacer mask as an etch mask.

    摘要翻译： 形成在不对准边缘上分离的微图案的方法包括形成包括主图案和分离辅助图案的第一模具图案，形成具有围绕第一模具图案的第一宽度的第一间隔掩模，使用第一模具图案形成第二模具图案 间隔掩模作为蚀刻掩模，形成具有围绕第二模具图案的第二宽度的第二间隔物掩模，以及使用第二间隔掩模作为蚀刻掩模形成目标图案。

    METHODS OF FORMING FINE PATTERNS IN SEMICONDUCTOR DEVICES
    7.
    发明申请
    METHODS OF FORMING FINE PATTERNS IN SEMICONDUCTOR DEVICES 审中-公开
    在半导体器件中形成精细图案的方法

    公开(公告)号：US20140328125A1

    公开(公告)日：2014-11-06

    申请号：US14334984

    申请日：2014-07-18

    申请人： Jae-Ho Min ,  O-lk Kwon ,  Bum-Soo Kim ,  Dong-Chan Kim ,  Myeong-Cheol Kim

    发明人： Jae-Ho Min ,  O-lk Kwon ,  Bum-Soo Kim ,  Dong-Chan Kim ,  Myeong-Cheol Kim

    IPC分类号： G11C16/04 ,  G11C5/06

    CPC分类号： G11C16/0483 ,  G11C5/06 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/32139 ,  H01L27/0207 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11531 ,  H01L27/11548 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575

    摘要： Methods of forming a semiconductor device may include providing a feature layer having a first region and a second region. The methods may also include forming a dual mask layer on the feature layer. The methods may further include forming a variable mask layer on the dual mask layer. The methods may additionally include forming a first structure on the feature layer in the first region and a second structure on the feature layer in the second region by patterning the variable mask layer and the dual mask layer. The methods may also include forming a first spacer on a sidewall of the first structure and a second spacer on a sidewall of the second structure. The methods may further include removing the first structure while maintaining at least a portion of the second structure.

    摘要翻译： 形成半导体器件的方法可以包括提供具有第一区域和第二区域的特征层。 所述方法还可以包括在特征层上形成双掩模层。 所述方法还可以包括在双掩模层上形成可变掩模层。 所述方法还可以包括通过对可变掩模层和双掩模层进行构图来在第一区域中的特征层上形成第一结构和在第二区域中的特征层上形成第二结构。 所述方法还可以包括在第一结构的侧壁上形成第一间隔物，在第二结构的侧壁上形成第二间隔物。 所述方法还可以包括在保持第二结构的至少一部分的同时移除第一结构。

    Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same
    9.
    发明授权
    Methods of forming fine patterns in integrated circuit devices and methods of manufacturing integrated circuit devices including the same 有权
    在集成电路器件中形成精细图案的方法以及包括其的集成电路器件的制造方法

    公开(公告)号：US08247291B2

    公开(公告)日：2012-08-21

    申请号：US13009298

    申请日：2011-01-19

    申请人： Jae-Ho Min ,  Young-Ju Park ,  Myeong-Cheol Kim

    发明人： Jae-Ho Min ,  Young-Ju Park ,  Myeong-Cheol Kim

    IPC分类号： H01L21/74

    CPC分类号： H01L27/11526 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/28132 ,  H01L21/31144 ,  H01L21/76816 ,  H01L27/11529

    摘要： A method of fabricating an integrated circuit device includes forming first and second preliminary mask structures on a hard mask layer in respective first and second regions of the substrate. Spacers are formed on opposing sidewalls of the first and second preliminary mask structures, and the first preliminary mask structure is selectively removed from between the spacers in the first region. The hard mask layer is etched using the spacers and the second preliminary mask structure as a mask to define a first mask pattern including the opposing sidewall spacers with a void therebetween in the first region and a second mask pattern including the opposing sidewall spacers and the second preliminary mask structure therebetween in the second region. An insulation layer is patterned using the first and second mask patterns as respective masks to define a first trench in the first region and a second trench in the second region having a greater width than the first trench, and first and second conductive patterns are formed in the first and second trenches.

    摘要翻译： 一种制造集成电路器件的方法包括在基片的相应的第一和第二区域的硬掩模层上形成第一和第二预掩模结构。 间隔件形成在第一和第二预掩模结构的相对侧壁上，并且第一预备掩模结构从第一区域中的间隔物之间​​选择性地去除。 使用间隔物和第二预备掩模结构作为掩模蚀刻硬掩模层，以限定包括在第一区域中具有空隙的相对的侧壁间隔物的第一掩模图案，以及包括相对的侧壁间隔件和第二掩模图案的第二掩模图案 在第二区域之间的初步掩模结构。 使用第一和第二掩模图案作为相应的掩模来图案化绝缘层，以限定第一区域中的第一沟槽和第二区域中的第二沟槽具有比第一沟槽更大的宽度，并且第一和第二导电图案形成在 第一和第二个沟渠。

    Method of Forming a Micro-Pattern for Semiconductor Devices
    10.
    发明申请
    Method of Forming a Micro-Pattern for Semiconductor Devices 有权
    形成半导体器件微图案的方法

    公开(公告)号：US20110318931A1

    公开(公告)日：2011-12-29

    申请号：US13170620

    申请日：2011-06-28

    申请人： Jae-ho Min ,  Seong-soo Lee ,  Ki-jeong Kim

    发明人： Jae-ho Min ,  Seong-soo Lee ,  Ki-jeong Kim

    IPC分类号： H01L21/302

    CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139 ,  H01L27/0207 ,  H01L27/11524

    摘要： Methods of forming integrated circuit devices utilize fine width patterning techniques to define conductive or insulating patterns having relatively narrow and relative wide lateral dimensions. A target material layer is formed on a substrate and first and second mask layers of different material are formed in sequence on the target material layer. The second mask layer is selectively etched to define a first pattern therein. Sidewall spacers are formed on opposing sidewalls of the first pattern. The first pattern and sidewall spacers are used collectively as an etching mask during a step to selectively etch the first mask layer to define a second pattern therein. The first pattern is removed to define an opening between the sidewall spacers. The first mask layer is selectively re-etched to convert the second pattern into at least a third pattern, using the sidewall spacers as an etching mask. The target material layer is selectively etched using the third pattern as an etching mask.

    摘要翻译： 形成集成电路器件的方法利用精细的宽度图案化技术来定义具有相对较窄且相对宽的横向尺寸的导电或绝缘图案。 在基板上形成目标材料层，并且在目标材料层上依次形成不同材料的第一和第二掩模层。 选择性地蚀刻第二掩模层以在其中限定第一图案。 侧壁间隔件形成在第一图案的相对侧壁上。 第一图案和侧壁间隔物在步骤期间被共同地用作蚀刻掩模，以选择性地蚀刻第一掩模层以在其中限定第二图案。 去除第一图案以限定侧壁间隔件之间的开口。 选择性地重新蚀刻第一掩模层以使用侧壁间隔物作为蚀刻掩模将第二图案转换成至少第三图案。 使用第三图案作为蚀刻掩模来选择性地蚀刻靶材料层。