公开(公告)号：US20150357043A1

公开(公告)日：2015-12-10

申请号：US14728345

申请日：2015-06-02

申请人： Jung Been IM

发明人： Jung Been IM

IPC分类号： G11C16/34 ,  G11C16/26 ,  G11C16/10

CPC分类号： G11C16/349 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C16/26 ,  G11C16/28 ,  G11C16/32 ,  G11C16/3418 ,  G11C16/3431 ,  G11C16/3459 ,  G11C2211/5621

摘要： An operating method of a memory controller configured to control a nonvolatile memory device including a plurality of memory cells is provided. The operating method includes: programming evaluation data into desired memory cells among the plurality of memory cells; performing initial verify shift (IVS) charge loss evaluation on the desired memory cells after a time elapses from a time point when the evaluation data is programmed, the IVScharge loss evaluation including an operation of detecting threshold voltage variation of the desired memory cells over a period based on the time elapsed from the time point when the evaluation data is programmed; and storing a result of the IVScharge loss evaluation; and adjusting levels of a plurality of read voltages used in the nonvolatile memory device based on the stored result of the charge loss evaluation.

摘要翻译： 提供了一种配置成控制包括多个存储单元的非易失性存储器件的存储器控​​制器的操作方法。 操作方法包括：将评估数据编程到多个存储单元之间的期望存储单元中; 在从评估数据被编程的时间点经过一段时间之后，对期望的存储单元执行初始验证偏移（IVS）电荷损失评估，IVScharge损耗评估包括在期间检测期望的存储器单元的阈值电压变化的操作 基于从编程评估数据的时间点起经过的时间; 并存储IVScharge loss评估结果; 以及基于存储的电荷损失评估结果来调整在非易失性存储器件中使用的多个读取电压的电平。

公开(公告)号：US08675406B2

公开(公告)日：2014-03-18

申请号：US13175973

申请日：2011-07-05

申请人： Change-Hee Lee ,  Jang-Hwan Kim ,  Jung-Been Im ,  Dong-Hyun Song

发明人： Change-Hee Lee ,  Jang-Hwan Kim ,  Jung-Been Im ,  Dong-Hyun Song

IPC分类号： G11C16/04

CPC分类号： G11C16/16 ,  G11C16/04 ,  G11C16/0483 ,  G11C16/349

摘要： A memory system including non-volatile memory devices and a corresponding refresh method are disclosed. The method groups memory blocks of the non-volatile memory devices into memory groups, determines a refresh sequence for the memory groups, and refreshes the memory groups in accordance with the refresh sequence.

摘要翻译： 公开了包括非易失性存储器件和对应刷新方法的存储器系统。 该方法将非易失性存储器件的存储块分组成存储器组，确定存储器组的刷新序列，并根据刷新序列刷新存储器组。

公开(公告)号：US20120066438A1

公开(公告)日：2012-03-15

申请号：US13233744

申请日：2011-09-15

申请人： Han Bin YOON ,  Jang Hwan Kim ,  Jung Been Im

发明人： Han Bin YOON ,  Jang Hwan Kim ,  Jung Been Im

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/7205

摘要： A memory device includes a control module to determine first data blocks needing a garbage collection, to determine second data blocks needing memory refresh among the determined first data blocks, and to execute the garbage collection first on the second data blocks.

摘要翻译： 存储装置包括：控制模块，用于确定需要垃圾收集的第一数据块，确定需要在所确定的第一数据块之间进行存储器刷新的第二数据块，并且首先在第二数据块上执行垃圾收集。

公开(公告)号：US20110199822A1

公开(公告)日：2011-08-18

申请号：US13028313

申请日：2011-02-16

申请人： Han Bin YOON ,  Yeong-Jae WOO ,  Jung Been IM

发明人： Han Bin YOON ,  Yeong-Jae WOO ,  Jung Been IM

IPC分类号： G11C16/04 ,  G11C16/10

CPC分类号： G11C16/10 ,  G11C11/5628 ,  G11C16/3418

摘要： A method of managing a page buffer of a non-volatile memory device comprises programming least significant bit (LSB) page data from an LSB page buffer into a page of memory cells, and retaining the LSB page data in the LSB page buffer until most significant bit (MSB) page data corresponding to the LSB page data is programmed in the page.

摘要翻译： 管理非易失性存储器件的页面缓冲器的方法包括将LSB页面缓冲器中的最低有效位（LSB）页数据编程到存储器单元的页中，并将LSB页数据保留在LSB页缓冲器中，直到最高 在页面中编程对应于LSB页数据的位（MSB）页数据。

公开(公告)号：US08001356B2

公开(公告)日：2011-08-16

申请号：US11565811

申请日：2006-12-01

申请人： Jung-Been Im ,  Hye-Young Kim ,  Young-Joon Choi ,  Dong-Gi Lee ,  Shea-Yun Lee

发明人： Jung-Been Im ,  Hye-Young Kim ,  Young-Joon Choi ,  Dong-Gi Lee ,  Shea-Yun Lee

IPC分类号： G06F12/00

CPC分类号： G06F12/0246 ,  G06F2212/1036 ,  G06F2212/7211

摘要： Integrated circuit systems include a non-volatile memory device (e.g, flash EEPROM device) and a memory processing circuit. The memory processing circuit is electrically coupled to the non-volatile memory device. The memory processing circuit is configured to reallocate addressable space within the non-volatile memory device. This reallocation is performed by increasing a number of physical addresses within the non-volatile memory device that are reserved as redundant memory addresses, in response to a capacity adjust command received by the memory processing circuit.

摘要翻译： 集成电路系统包括非易失性存储器件（例如，快闪EEPROM器件）和存储器处理电路。 存储器处理电路电耦合到非易失性存储器件。 存储器处理电路被配置为重新分配非易失性存储器件内的可寻址空间。 响应于由存储器处理电路接收的容量调整命令，通过增加非易失性存储器件中被保留为冗余存储器地址的物理地址的数量来执行该重新分配。

公开(公告)号：US07783851B2

公开(公告)日：2010-08-24

申请号：US11565009

申请日：2006-11-30

申请人： Jung-Been Im ,  Hye-Young Kim

发明人： Jung-Been Im ,  Hye-Young Kim

IPC分类号： G06F12/00

CPC分类号： G06F12/0246 ,  G06F2212/7205

摘要： Methods of operating a non-volatile memory device that includes a first data block that stores first data and a first log block that stores an updated version of at least some of the first data is provided in which valid portions of the first data in the first data block are copied to a free block that has no data to generate a second data block. The updated version of at least some of the first data from the first log block is copied to the second data block. The first log block is designated as a reusable log block without erasing the data therefrom in response to at least one predetermined condition being satisfied.

摘要翻译： 提供了操作包括存储第一数据的第一数据块和存储第一数据中的至少一些的更新版本的第一日志块的非易失性存储器件的方法，其中第一数据的第一数据的有效部分 数据块被复制到没有数据生成第二数据块的空闲块。 来自第一日志块的至少一些第一数据的更新版本被复制到第二数据块。 响应于满足至少一个预定条件，将第一日志块指定为可重用日志块而不擦除其数据。

公开(公告)号：US08909895B2

公开(公告)日：2014-12-09

申请号：US13471888

申请日：2012-05-15

申请人： Jung-Been Im

发明人： Jung-Been Im

IPC分类号： G06F9/26 ,  G06F3/06 ,  G06F12/06

CPC分类号： G06F3/0616 ,  G06F3/064 ,  G06F3/0688 ,  G06F12/0638 ,  G06F2212/7208

摘要： A memory apparatus is provided. The memory apparatus includes a first memory chip, a second memory chip and a control unit configured to manage a first mapping table for the first memory chip and a second mapping table for the second memory chip. If a first physical address of the second memory chip is allocated to a first logical address of the first memory chip, the control unit is configured to update a second logical address of the second memory chip to correspond to the first physical address of the second memory chip in the second mapping table and update the first logical address of the first memory chip to correspond to the second logical address of the second memory chip in the first mapping table.

摘要翻译： 提供了一种存储装置。 存储装置包括：第一存储器芯片，第二存储器芯片和控制单元，被配置为管理第一存储芯片的第一映射表和第二存储芯片的第二映射表。 如果将第二存储器芯片的第一物理地址分配给第一存储器芯片的第一逻辑地址，则控制单元被配置为更新第二存储器芯片的第二逻辑地址以对应于第二存储器的第一物理地址 芯片在第二映射表中，并且更新第一存储器芯片的第一逻辑地址以对应于第一映射表中的第二存储器芯片的第二逻辑地址。

公开(公告)号：US20130046918A1

公开(公告)日：2013-02-21

申请号：US13492968

申请日：2012-06-11

申请人： JUNG BEEN IM

发明人： JUNG BEEN IM

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/7203 ,  G06F2212/7207

摘要： A method of writing meta data in a semiconductor storage device in relation to a maximum number of written meta data pages N. The method stores write data in a buffer and loads meta data in a meta memory, writes the write data to the storage medium and updates the meta data. The updated meta data is stored upon determining a number of written meta data pages in an updated meta data region, and only exceeding the maximum number of written meta data pages N, a meta data write operation is performed.

摘要翻译： 相对于最大数量的写入的元数据页N将半数据存储装置中的元数据写入方法。该方法将写数据存储在缓冲器中，并将元数据加载在元存储器中，将写数据写入存储介质， 更新元数据。 更新的元数据在确定更新的元数据区域中的多个写入的元数据页面并且仅超过写入的元数据页面N的最大数量时被存储，执行元数据写入操作。

公开(公告)号：US20100138595A1

公开(公告)日：2010-06-03

申请号：US12629268

申请日：2009-12-02

申请人： Han-bin YOON ,  Young-goo KO ,  Jung-been IM ,  Hwan-jin YONG ,  Chang-Hee LEE

发明人： Han-bin YOON ,  Young-goo KO ,  Jung-been IM ,  Hwan-jin YONG ,  Chang-Hee LEE

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/7201

摘要： A semiconductor device with flash memory includes; a log type determining unit configured to select log type from among a plurality of log types with respect to a log block storing program data requested to be programmed in the flash memory and generate a control signal indicating information indicating the selected log type, and a plurality of log units configured to store program data in the log block having a corresponding log type in response to the control signal, wherein the log type determining unit converts a first type log block formed by a first log type and included in a first type log unit from among the plurality of log units into second type log block formed by a second log type and converts the log block included in a second type log unit from among the plurality of log units into the first type log blocks, the first loge type being different from the second log type.

摘要翻译： 具有闪存的半导体器件包括： 日志类型确定单元，被配置为相对于存储请求在闪存中编程的程序数据的日志块从多个日志类型中选择日志类型，并生成指示指示所选择的日志类型的信息的控制信号，以及多个 配置为响应于控制信号将程序数据存储在具有对应日志类型的日志块中的日志单元，其中日志类型确定单元将由第一日志类型形成并包括在第一类型日志单元中的第一类型日志块 从多个日志单元中的第二日志单元形成为由第二日志类型形成的第二类型日志块，并且将包括在第二类型日志单元中的日志块从多个日志单元中转换成第一类型日志块，第一类型不同 从第二个日志类型。

公开(公告)号：US20130311709A1

公开(公告)日：2013-11-21

申请号：US13656446

申请日：2012-10-19

申请人： Jung-Been Im ,  Hye-Young Kim ,  Young-Joon Choi ,  Dong-Gi Lee ,  Shea-Yun Lee

发明人： Jung-Been Im ,  Hye-Young Kim ,  Young-Joon Choi ,  Dong-Gi Lee ,  Shea-Yun Lee

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  G06F2212/1036 ,  G06F2212/7211

摘要： Integrated circuit systems include a non-volatile memory device (e.g, flash EEPROM device) and a memory processing circuit. The memory processing circuit is electrically coupled to the non-volatile memory device. The memory processing circuit is configured to reallocate addressable space within the non-volatile memory device. This reallocation is performed by increasing a number of physical addresses within the non-volatile memory device that are reserved as redundant memory addresses, in response to a capacity adjust command received by the memory processing circuit.

摘要翻译： 集成电路系统包括非易失性存储器件（例如，快闪EEPROM器件）和存储器处理电路。 存储器处理电路电耦合到非易失性存储器件。 存储器处理电路被配置为重新分配非易失性存储器件内的可寻址空间。 响应于由存储器处理电路接收的容量调整命令，通过增加非易失性存储器件中被保留为冗余存储器地址的物理地址的数量来执行该重新分配。