利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

33 条记录 (耗时 0.023 秒)

    Integrated circuits
    1.
    发明授权
    Integrated circuits 有权
    集成电路

    公开(公告)号：US08884341B2

    公开(公告)日：2014-11-11

    申请号：US13210962

    申请日：2011-08-16

    申请人： Chun Hsiung Tsai ,  Su-Hao Liu ,  Chien-Tai Chan ,  King-Yuen Wong ,  Chien-Chang Su

    发明人： Chun Hsiung Tsai ,  Su-Hao Liu ,  Chien-Tai Chan ,  King-Yuen Wong ,  Chien-Chang Su

    IPC分类号： H01L29/76 ,  H01L29/78 ,  H01L29/10 ,  H01L29/66 ,  H01L21/265 ,  H01L29/08

    CPC分类号： H01L29/7834 ,  H01L21/26506 ,  H01L21/26586 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/66492 ,  H01L29/6653 ,  H01L29/66636

    摘要： An integrated circuit includes a gate electrode disposed over a substrate. A source/drain (S/D) region is disposed adjacent to the gate electrode. The S/D region includes a diffusion barrier structure disposed in a recess of the substrate. The diffusion barrier structure includes a first portion and a second portion. The first portion is adjacent to the gate electrode. The second portion is distant from the gate electrode. An N-type doped silicon-containing structure is disposed over the diffusion barrier structure. The first portion of the diffusion barrier structure is configured to partially prevent N-type dopants of the N-type doped silicon-containing structure from diffusing into the substrate. The second portion of the diffusion barrier structure is configured to substantially completely prevent N-type dopants of the N-type doped silicon-containing structure from diffusing into the substrate.

    摘要翻译： 集成电路包括设置在基板上的栅电极。 源极/漏极（S / D）区域邻近栅电极设置。 S / D区域包括设置在基板的凹部中的扩散阻挡结构。 扩散阻挡结构包括第一部分和第二部分。 第一部分与栅电极相邻。 第二部分远离栅电极。 在扩散阻挡结构上设置N型掺杂的含硅结构。 扩散阻挡结构的第一部分被配置为部分地防止N型掺杂的含硅结构的N型掺杂剂扩散到衬底中。 扩散阻挡结构的第二部分被配置为基本上完全防止N型掺杂含硅结构的N型掺杂剂扩散到衬底中。

    Persistence for ultrasonic flow imaging
    7.
    发明授权
    Persistence for ultrasonic flow imaging 失效
    超声波流动成像的持久性

    公开(公告)号：US5897502A

    公开(公告)日：1999-04-27

    申请号：US757041

    申请日：1996-11-26

    申请人： Tommy King-Yuen Wong ,  Zoran Banjanin

    发明人： Tommy King-Yuen Wong ,  Zoran Banjanin

    IPC分类号： G01S7/52 ,  G01S15/89 ,  A61B8/06

    CPC分类号： G01S7/52034 ,  G01S7/52073 ,  G01S15/8979

    摘要： An improved technique for providing persistence to velocity signals obtained by an ultrasound imaging system is disclosed. The velocity signals with appropriate persistence are then used to form an image on a display device so as to accurately depict fluid flow. The persistence technique intelligently decides whether or not to provide persistence to the velocity signals. In making these persistence determinations, the persistence technique not only avoids distorting the velocity values with corrupt signals, but also preserves directional flow information. The persistence technique can also make use of various thresholds to reduce errors (e.g., flash artifacts or random noise) as well as persistence of such errors.

    摘要翻译： 公开了一种用于为由超声成像系统获得的速度信号提供持久性的改进技术。 然后使用具有适当持久性的速度信号在显示装置上形成图像，以便精确地描绘流体流动。 持续性技术智能地决定是否向速度信号提供持久性。 在进行这些持久性测定时，持久性技术不仅避免了具有损坏信号的速度值失真，而且还保留了定向流信息。 持续性技术还可以利用各种阈值来减少错误（例如，闪光伪影或随机噪声）以及这种错误的持续性。

    High electron mobility transistor
    8.
    发明授权
    High electron mobility transistor 有权
    高电子迁移率晶体管

    公开(公告)号：US08963162B2

    公开(公告)日：2015-02-24

    申请号：US13339052

    申请日：2011-12-28

    申请人： Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chen-Ju Yu ,  Po-Chih Chen ,  King-Yuen Wong

    发明人： Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chen-Ju Yu ,  Po-Chih Chen ,  King-Yuen Wong

    IPC分类号： H01L29/778

    CPC分类号： H01L29/66462 ,  H01L29/0653 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/267 ,  H01L29/41766 ,  H01L29/432 ,  H01L29/7786 ,  H01L29/7787

    摘要： A high electron mobility transistor (HEMT) includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A source feature and a drain feature are disposed on the second III-V compound layer. Each of the source feature and the drain feature comprises a corresponding intermetallic compound at least partially embedded in the second III-V compound layer. Each intermetallic compound is free of Au and comprises Al, Ti or Cu. A p-type layer is disposed on a portion of the second III-V compound layer between the source feature and the drain feature. A gate electrode is disposed on the p-type layer. A depletion region is disposed in the carrier channel and under the gate electrode.

    摘要翻译： 高电子迁移率晶体管（HEMT）包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 源特征和漏极特征设置在第二III-V复合层上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二III-V化合物层中的对应的金属间化合物。 每个金属间化合物不含Au，并包含Al，Ti或Cu。 在源特征和漏极特征之间的第二III-V化合物层的一部分上设置p型层。 栅电极设置在p型层上。 耗尽区域设置在载流子通道中和栅电极下方。

    High electron mobility transistor and method of forming the same
    9.
    发明授权
    High electron mobility transistor and method of forming the same 有权
    高电子迁移率晶体管及其形成方法

    公开(公告)号：US08841703B2

    公开(公告)日：2014-09-23

    申请号：US13297525

    申请日：2011-11-16

    申请人： King-Yuen Wong ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Chih-Wen Hsiung ,  Fu-Chih Yang

    发明人： King-Yuen Wong ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Jiun-Lei Jerry Yu ,  Chih-Wen Hsiung ,  Fu-Chih Yang

    IPC分类号： H01L29/66 ,  H01L29/51 ,  H01L29/778 ,  H01L29/207 ,  H01L29/20

    CPC分类号： H01L29/7786 ,  H01L21/28264 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787

    摘要： A semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A source feature and a drain feature are disposed on the second III-V compound layer. A gate electrode is disposed over the second III-V compound layer between the source feature and the drain feature. A fluorine region is embedded in the second III-V compound layer under the gate electrode. A gate dielectric layer is disposed over the second III-V compound layer. The gate dielectric layer has a fluorine segment on the fluorine region and under at least a portion of the gate electrode.

    摘要翻译： 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 源特征和漏极特征设置在第二III-V复合层上。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层之上。 在栅电极下方的第二III-V化合物层中嵌入有氟区。 栅介质层设置在第二III-V化合物层上。 栅极电介质层在氟区域上具有氟链段，并且在栅电极的至少一部分下方具有氟链段。