利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

9 条记录 (耗时 0.014 秒)

    Input of test conditions and output generation for built-in self test
    1.
    发明授权
    Input of test conditions and output generation for built-in self test 有权
    输入测试条件和输出产生内置自检

    公开(公告)号：US07672803B1

    公开(公告)日：2010-03-02

    申请号：US11006034

    申请日：2004-12-07

    申请人： Mimi Lee ,  Darlene Hamilton ,  Ken Cheong Cheah

    发明人： Mimi Lee ,  Darlene Hamilton ,  Ken Cheong Cheah

    IPC分类号： G01R27/28

    CPC分类号： G11C29/16 ,  G01R31/318511 ,  G11C16/04 ,  G11C29/12005 ,  G11C29/44

    摘要： A system and method is discussed for providing programmable test conditions for a built-in self test circuit of a flash memory device. The present invention employs a flash memory having BIST circuit for testing the memory and a BIST interface circuit adapted to adjust the test conditions of the memory tests. The BIST interface circuit is operable to receive one or more global variables associated with the test conditions of a plurality of tests used on the flash memory and to output results of the memory tests based on the value of the variables. The global variables are used to adjust the test conditions and to trim one or more references used in various flash memory tests and operations. The system may further include a serial communications medium for communicating the global variables to the BIST interface and test results from the interface.

    摘要翻译： 讨论了一种用于为闪存器件的内置自测电路提供可编程测试条件的系统和方法。 本发明采用具有用于测试存储器的BIST电路的闪速存储器和适于调整存储器测试的测试条件的BIST接口电路。 BIST接口电路可操作以接收与闪存上使用的多个测试的测试条件相关联的一个或多个全局变量，并且基于变量的值输出存储器测试的结果。 全局变量用于调整测试条件并修剪用于各种闪存测试和操作的一个或多个引用。 该系统还可以包括用于将全局变量传送到BIST接口的串行通信介质以及来自接口的测试结果。

    Automated tests for built-in self test
    2.
    发明授权
    Automated tests for built-in self test 有权
    自动测试内置自检

    公开(公告)号：US07284167B2

    公开(公告)日：2007-10-16

    申请号：US11041608

    申请日：2005-01-24

    申请人： Mimi Lee ,  Darlene Hamilton ,  Ken Cheong Cheah ,  Kendra Nguyen ,  Xin Guo

    发明人： Mimi Lee ,  Darlene Hamilton ,  Ken Cheong Cheah ,  Kendra Nguyen ,  Xin Guo

    IPC分类号： G11C29/00 ,  G11C7/00

    CPC分类号： G11C29/021 ,  G11C16/04 ,  G11C29/02 ,  G11C29/028 ,  G11C29/1201 ,  G11C29/16

    摘要： A method is discussed for providing programmable test conditions for a built-in self test circuit of a flash memory device. The method comprises providing a BIST interface adapted to adjust a test condition used in a BIST circuit, providing the memory cells of the Flash memory device, and providing the BIST circuit adapted to test the flash memory. The method further comprises communicating with the BIST interface one or more global variables associated with the test condition, adjusting the test condition used by the BIST circuit based on the values represented by the global variables, performing one or more test operations on the flash memory in accordance with the adjusted test condition, and reporting the results of the memory test operations. The method of the present invention may further include a serial communications medium and the use of a serial test protocol for communicating the global variables to the BIST interface and test results from the interface. The global variables may also be provided by a memory device user.

    摘要翻译： 讨论了一种用于为闪存设备的内置自测电路提供可编程测试条件的方法。 该方法包括提供BIST接口，其适于调整在BIST电路中使用的测试条件，提供闪存设备的存储单元，以及提供适于测试闪速存储器的BIST电路。 该方法还包括与BIST接口通信与测试条件相关联的一个或多个全局变量，基于由全局变量表示的值来调整由BIST电路使用的测试条件，对闪速存储器执行一个或多个测试操作 根据调整的测试条件，并记录测试操作的结果。 本发明的方法还可以包括串行通信介质和使用串行测试协议来将全局变量传送到BIST接口并从接口测试结果。 全局变量也可由存储器设备用户提供。

    Page—EXE erase algorithm for flash memory
    4.
    发明授权
    Page—EXE erase algorithm for flash memory 有权
    闪存的Page-EXE擦除算法

    公开(公告)号：US07415646B1

    公开(公告)日：2008-08-19

    申请号：US10946812

    申请日：2004-09-22

    申请人： Mimi Lee ,  Darlene Hamilton ,  Ken Cheong Cheah

    发明人： Mimi Lee ,  Darlene Hamilton ,  Ken Cheong Cheah

    IPC分类号： G01R31/28

    CPC分类号： G11C16/344 ,  G11C16/04 ,  G11C16/16 ,  G11C16/3445 ,  G11C29/50004 ,  G11C29/52 ,  G11C2216/18

    摘要： Methods of performing a sector erase of flash memory devices incorporating built-in self test circuitry are provided. The present invention employs an interactive verification and sector erase algorithm to verify and repeatedly erase the sector until a portion of the groups of each page of the sector are erased or a first maximum number of erase pulses is achieved. The algorithm further includes a word verification and erase operation that sequentially verifies and erases each word of the sector until each word is erased or a second maximum number of erase pulses is achieved. The second maximum number of erase pulses may be based on a function of the first maximum number of erase pulses. The second maximum number of erase pulses may be input to the sector erase algorithm as a multi-bit code. The second maximum number of erase pulses and conversion of the multi-bit code may be based on a binary multiple of the first maximum number of erase pulses.

    摘要翻译： 提供了包含内置自测电路的闪存器件的扇区擦除方法。 本发明使用交互验证和扇区擦除算法来验证并重复地擦除扇区，直到扇区的每一页的一部分组被擦除或实现了第一最大数目的擦除脉冲。 该算法还包括一个字验证和擦除操作，其顺序地验证和擦除扇区的每个字，直到每个字被擦除或者实现第二个最大数量的擦除脉冲。 第二最大擦除脉冲数可以基于第一最大数量的擦除脉冲的函数。 擦除脉冲的第二个最大数量可以作为多位代码输入到扇区擦除算法。 擦除脉冲的第二个最大数量和多位代码的转换可以基于第一最大数量的擦除脉冲的二进制数。

    CONTROLLED RELEASE USING GELS
    5.
    发明申请
    CONTROLLED RELEASE USING GELS 有权
    控制释放使用凝胶

    公开(公告)号：US20070238634A1

    公开(公告)日：2007-10-11

    申请号：US11279284

    申请日：2006-04-11

    申请人： Lafayette Foland ,  Mimi Lee ,  David Lestage ,  Sara Morales

    发明人： Lafayette Foland ,  Mimi Lee ,  David Lestage ,  Sara Morales

    IPC分类号： C11D17/00

    CPC分类号： C11D17/049 ,  C11D3/222

    摘要： A substrate comprising a nonwoven layer containing an ionically crosslinked polymer can be used to control the release of active ingredients. The substrate can be a melamine foam and contain a surfactant and an alginate polymer crosslinked with calcium.

    摘要翻译： 包含含有离子交联聚合物的非织造层的基材可用于控制活性成分的释放。 底物可以是三聚氰胺泡沫，并含有表面活性剂和用钙交联的藻酸盐聚合物。

    Automated tests for built-in self test
    6.
    发明申请
    Automated tests for built-in self test 有权
    自动测试内置自检

    公开(公告)号：US20060168491A1

    公开(公告)日：2006-07-27

    申请号：US11041608

    申请日：2005-01-24

    申请人： Mimi Lee ,  Darlene Hamilton ,  Ken Cheah ,  Kendra Nguyen ,  Xin Guo

    发明人： Mimi Lee ,  Darlene Hamilton ,  Ken Cheah ,  Kendra Nguyen ,  Xin Guo

    IPC分类号： G01R31/28

    CPC分类号： G11C29/021 ,  G11C16/04 ,  G11C29/02 ,  G11C29/028 ,  G11C29/1201 ,  G11C29/16

    摘要： A method is discussed for providing programmable test conditions for a built-in self test circuit of a flash memory device. The method comprises providing a BIST interface adapted to adjust a test condition used in a BIST circuit, providing the memory cells of the Flash memory device, and providing the BIST circuit adapted to test the flash memory. The method further comprises communicating with the BIST interface one or more global variables associated with the test condition, adjusting the test condition used by the BIST circuit based on the values represented by the global variables, performing one or more test operations on the flash memory in accordance with the adjusted test condition, and reporting the results of the memory test operations. The method of the present invention may further include a serial communications medium and the use of a serial test protocol for communicating the global variables to the BIST interface and test results from the interface. The global variables may also be provided by a memory device user.

    摘要翻译： 讨论了一种用于为闪存设备的内置自测电路提供可编程测试条件的方法。 该方法包括提供BIST接口，其适于调整在BIST电路中使用的测试条件，提供闪存设备的存储单元，以及提供适于测试闪速存储器的BIST电路。 该方法还包括与BIST接口通信与测试条件相关联的一个或多个全局变量，基于由全局变量表示的值来调整由BIST电路使用的测试条件，对闪速存储器执行一个或多个测试操作 根据调整的测试条件，并记录测试操作的结果。 本发明的方法还可以包括串行通信介质和使用串行测试协议来将全局变量传送到BIST接口并从接口测试结果。 全局变量也可由存储器设备用户提供。

    Method of dual cell memory device operation for improved end-of-life read margin
    8.
    发明授权
    Method of dual cell memory device operation for improved end-of-life read margin 有权
    双电池存储器件操作方法，用于改善寿命终止读取余量

    公开(公告)号：US06778442B1

    公开(公告)日：2004-08-17

    申请号：US10422092

    申请日：2003-04-24

    申请人： Darlene G. Hamilton ,  Edward Hsia ,  Kulachet Tanpairoj ,  Alykhan Madhani ,  Mimi Lee

    发明人： Darlene G. Hamilton ,  Edward Hsia ,  Kulachet Tanpairoj ,  Alykhan Madhani ,  Mimi Lee

    IPC分类号： G11C1134

    CPC分类号： G11C11/5671 ,  G11C16/0475 ,  G11C16/10 ,  G11C16/3418 ,  G11C16/3454

    摘要： A method of programming a dual cell memory device having a first charge storing cell and a second charge storing cell. According to one aspect of the method, the method can include over-erasing the first and second charge storing cells to shift an erase state threshold voltage of the memory device to be lower than a natural state threshold voltage. According to another aspect of the method, the method can include programming the first and second charge storing cells to the same data state and verifying that the second programmed charge storing cell stores charge corresponding to the data state. If the verification fails, both charge storing cells can be re-pulsed.

    摘要翻译： 一种编程具有第一电荷存储单元和第二电荷存储单元的双单元存储器件的方法。 根据该方法的一个方面，该方法可以包括过度擦除第一和第二电荷存储单元，以使存储器件的擦除状态阈值电压低于自然状态阈值电压。 根据该方法的另一方面，该方法可以包括将第一和第二电荷存储单元编程为相同的数据状态，并验证第二编程电荷存储单元存储对应于数据状态的电荷。 如果验证失败，则电荷存储单元可以被重新脉冲。