利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

24 条记录 (耗时 0.02 秒)

    HOME AGENT MULTI-LEVEL NVM MEMORY ARCHITECTURE
    1.
    发明申请
    HOME AGENT MULTI-LEVEL NVM MEMORY ARCHITECTURE 有权
    家庭代理多级NVM存储器架构

    公开(公告)号：US20140082410A1

    公开(公告)日：2014-03-20

    申请号：US13996668

    申请日：2011-12-30

    申请人： Dimitrios Ziakas ,  Zhong-Ning Cai

    发明人： Dimitrios Ziakas ,  Zhong-Ning Cai

    IPC分类号： G06F3/06

    CPC分类号： G06F3/0619 ,  G06F3/0646 ,  G06F3/0683 ,  G06F12/08 ,  G06F12/0804 ,  G06F12/0811 ,  G06F2212/1028 ,  G06F2212/205 ,  Y02D10/13

    摘要： Systems and methods to implement a multi-level memory system having a volatile memory and a non-volatile memory are implemented. A home agent may control memory access to both a volatile main memory and a non-volatile second level memory. The second level memory may be inclusive of the main memory. In an embodiment, the home agent may be configured to manage the memory system in a low power state. In a low power state, the volatile memory may be shut down and the non-volatile memory utilized as the only local memory. In an embodiment, the home agent may be configured to manage error recovery for the main memory by recovering the data saved locally in the second level memory. In an embodiment, multiple cores may access the second level memory.

    摘要翻译： 实现具有易失性存储器和非易失性存储器的多级存储器系统的系统和方法。 归属代理可以控制对易失性主存储器和非易失性第二级存储器的存储器访问。 第二级存储器可以包括主存储器。 在一个实施例中，归属代理可以被配置为在低功率状态下管理存储器系统。 在低功率状态下，可以关闭易失性存储器，并将非易失性存储器用作唯一的本地存储器。 在一个实施例中，归属代理可以被配置为通过恢复在本地保存在第二级存储器中的数据来管理主存储器的错误恢复。 在一个实施例中，多个核可以访问第二级存储器。

    RAW MEMORY TRANSACTION SUPPORT
    3.
    发明申请
    RAW MEMORY TRANSACTION SUPPORT 有权
    原始内存交易支持

    公开(公告)号：US20130268711A1

    公开(公告)日：2013-10-10

    申请号：US13994130

    申请日：2011-11-29

    申请人： Robert J. Safranek ,  Robert G. Blankenship ,  Zhong-Ning Cai

    发明人： Robert J. Safranek ,  Robert G. Blankenship ,  Zhong-Ning Cai

    IPC分类号： G06F13/16

    CPC分类号： G06F13/16 ,  G06F13/1663 ,  G06F13/40 ,  G06F13/4004 ,  G06F13/4022

    摘要： Methods, systems, and apparatus for implementing raw memory transactions. An SoC is configured with a plurality of nodes coupled together forming a ring interconnect. Processing cores and memory cache components are operatively coupled to and co-located at respective nodes. The memory cache components include a plurality of last level caches (LLC's) operating as a distributed LLC and a plurality of home agents and caching agents employed for supporting coherent memory transactions. Route-back tables are used to encode memory transactions requests with embedded routing data that is implemented by agents that facilitate data transfers between link interface nodes and memory controllers. Accordingly, memory request data corresponding to raw memory transactions may be routed back to requesting entities using headerless packets.

    摘要翻译： 用于实现原始内存事务的方法，系统和装置。 SoC配置有耦合在一起的多个节点，形成环形互连。 处理核心和存储器高速缓存组件可操作地耦合到并位于相应节点处。 存储器高速缓存组件包括作为分布式LLC操作的多个最后级别缓存（LLC）和用于支持相干存储器事务的多个归属代理和高速缓存代理。 路由表用于使用便于在链路接口节点和存储器控制器之间进行数据传输的代理实现的嵌入式路由数据对内存事务请求进行编码。 因此，对应于原始存储器事务的存储器请求数据可以使用无头段分组路由回请求实体。

    Adjusting leakage power of caches
    5.
    发明申请
    Adjusting leakage power of caches 审中-公开
    调整缓存的泄漏功率

    公开(公告)号：US20070204106A1

    公开(公告)日：2007-08-30

    申请号：US11361767

    申请日：2006-02-24

    申请人： James Donald ,  Zhong-Ning Cai

    发明人： James Donald ,  Zhong-Ning Cai

    IPC分类号： G06F12/00

    CPC分类号： G06F12/0862 ,  G06F2212/1028 ,  Y02D10/13

    摘要： Methods and apparatus to adjust leakage power of a cache are described. In one embodiment, leakage power of a cache is adjusted based on the measured leakage power and a target leakage power value.

    摘要翻译： 描述了调整缓存泄漏功率的方法和装置。 在一个实施例中，基于所测量的泄漏功率和目标泄漏功率值来调整高速缓存的泄漏功率。

    Buffer memory management in a system having multiple execution entities
    8.
    发明授权
    Buffer memory management in a system having multiple execution entities 有权
    具有多个执行实体的系统中的缓冲存储器管理

    公开(公告)号：US06470422B2

    公开(公告)日：2002-10-22

    申请号：US10007594

    申请日：2001-11-09

    申请人： Zhong-ning Cai ,  Tosaku Nakanishi

    发明人： Zhong-ning Cai ,  Tosaku Nakanishi

    IPC分类号： G06F1200

    CPC分类号： G06F12/0848 ,  G06F12/0842

    摘要： A system includes multiple program execution entities (e.g., tasks, processes, threads, and the like) and a cache memory having multiple sections. An identifier is assigned to each execution entity. An instruction of one of the execution entities is retrieved and an associated identifier is decoded. Information associated with the instruction is stored in one of the cache sections based on the identifier.

    摘要翻译： 系统包括多个程序执行实体（例如，任务，进程，线程等）和具有多个部分的高速缓冲存储器。 向每个执行实体分配一个标识符。 检索执行实体之一的指令并对相关联的标识符进行解码。 与指令相关联的信息基于标识符存储在一个缓存部分中。

    Home agent multi-level NVM memory architecture
    9.
    发明授权
    Home agent multi-level NVM memory architecture 有权
    家庭代理多级NVM内存架构

    公开(公告)号：US09507534B2

    公开(公告)日：2016-11-29

    申请号：US13996668

    申请日：2011-12-30

    申请人： Dimitrios Ziakas ,  Zhong-Ning Cai

    发明人： Dimitrios Ziakas ,  Zhong-Ning Cai

    IPC分类号： G06F11/00 ,  G06F3/06 ,  G06F12/08

    CPC分类号： G06F3/0619 ,  G06F3/0646 ,  G06F3/0683 ,  G06F12/08 ,  G06F12/0804 ,  G06F12/0811 ,  G06F2212/1028 ,  G06F2212/205 ,  Y02D10/13

    摘要： Systems and methods to implement a multi-level memory system having a volatile memory and a non-volatile memory are implemented. A home agent may control memory access to both a volatile main memory and a non-volatile second level memory. The second level memory may be inclusive of the main memory. In an embodiment, the home agent may be configured to manage the memory system in a low power state. In a low power state, the volatile memory may be shut down and the non-volatile memory utilized as the only local memory. In an embodiment, the home agent may be configured to manage error recovery for the main memory by recovering the data saved locally in the second level memory. In an embodiment, multiple cores may access the second level memory.

    摘要翻译： 实现具有易失性存储器和非易失性存储器的多级存储器系统的系统和方法。 归属代理可以控制对易失性主存储器和非易失性第二级存储器的存储器访问。 第二级存储器可以包括主存储器。 在一个实施例中，归属代理可以被配置为在低功率状态下管理存储器系统。 在低功率状态下，可以关闭易失性存储器，并将非易失性存储器用作唯一的本地存储器。 在一个实施例中，归属代理可以被配置为通过恢复在本地保存在第二级存储器中的数据来管理主存储器的错误恢复。 在一个实施例中，多个核可以访问第二级存储器。

    Multi-processor mobile computer system having one processor integrated with a chipset
    10.
    发明授权
    Multi-processor mobile computer system having one processor integrated with a chipset 有权
    具有与芯片组集成的一个处理器的多处理器移动计算机系统

    公开(公告)号：US06501999B1

    公开(公告)日：2002-12-31

    申请号：US09470286

    申请日：1999-12-22

    申请人： Zhong-Ning Cai

    发明人： Zhong-Ning Cai

    IPC分类号： G05B902

    CPC分类号： G06F1/3293 ,  G06F1/3203 ,  Y02D10/122 ,  Y02D10/126

    摘要： Computer systems having two processors of different clock frequencies and different levels of power consumption. An interface circuit can select one of the two processors to operate at a time to reduce power consumption without compromising the system performance.

    摘要翻译： 具有不同时钟频率和不同功耗水平的两个处理器的计算机系统。 接口电路可以选择两个处理器中的一个来一次操作以降低功耗而不损害系统性能。