利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

189 条记录 (耗时 0.033 秒)

    Intra-instructional transaction abort handling
    1.
    发明授权
    Intra-instructional transaction abort handling 有权
    教学内部交易中止处理

    公开(公告)号：US09311101B2

    公开(公告)日：2016-04-12

    申请号：US13524370

    申请日：2012-06-15

    申请人： Brenton F. Belmar ,  Mark S. Farrell ,  Christian Jacobi ,  Timothy J. Slegel

    发明人： Brenton F. Belmar ,  Mark S. Farrell ,  Christian Jacobi ,  Timothy J. Slegel

    IPC分类号： G06F9/38 ,  G06F9/30 ,  G06F9/46

    CPC分类号： G06F9/3857 ,  G06F9/30 ,  G06F9/30043 ,  G06F9/30087 ,  G06F9/3834 ,  G06F9/3859 ,  G06F9/466 ,  G06F9/467

    摘要： Embodiments relate to intra-instructional transaction abort handling. An aspect includes using an emulation routine to execute an instruction within a transaction. The instruction includes at least one unit of operation. The transaction effectively delays committing stores to memory until the transaction has completed successfully. After receiving an abort indication, emulation of the instruction is terminated prior to completing the execution of the instruction. The instruction is terminated after the emulation routine completes any previously initiated unit of operation of the instruction.

    摘要翻译： 实施例涉及教学内交易中止处理。 一方面包括使用仿真例程来执行事务内的指令。 该指令至少包含一个操作单元。 交易有效地延迟提交存储到内存，直到事务成功完成。 在接收到中止指示之后，在完成执行指令之前终止指令的仿真。 在仿真程序完成任何先前启动的指令的操作单元之后，指令终止。

    Atomic execution over accesses to multiple memory locations in a multiprocessor system
    6.
    发明授权
    Atomic execution over accesses to multiple memory locations in a multiprocessor system 有权
    通过对多处理器系统中的多个内存位置的访问进行原子执行

    公开(公告)号：US08799583B2

    公开(公告)日：2014-08-05

    申请号：US12786787

    申请日：2010-05-25

    申请人： Mark S. Farrell ,  Jonathan T. Hsieh ,  Christian Jacobi ,  Timothy J. Slegel

    发明人： Mark S. Farrell ,  Jonathan T. Hsieh ,  Christian Jacobi ,  Timothy J. Slegel

    IPC分类号： G06F12/00

    CPC分类号： G06F12/084 ,  G06F9/30043 ,  G06F9/30072 ,  G06F9/3834 ,  G06F9/528 ,  G06F12/0815 ,  G06F2212/62

    摘要： A method and central processing unit supporting atomic access of shared data by a sequence of memory access operations. A processor status flag is reset. A processor executes, subsequent to the setting of the processor status flag, a sequence of program instructions with instructions accessing a subset of shared data contained within its local cache. During execution of the sequence of program instructions and in response to a modification by another processor of the subset of shared data, the processor status flag is set. Subsequent to the executing the sequence of program instructions and based upon the state of the processor status flag, either a first program processing or a second program processing is executed. In some examples the first program processing includes storing results data into the local cache and the second program processing includes discarding the results data.

    摘要翻译： 一种通过一系列存储器访问操作支持共享数据的原子访问的方法和中央处理单元。 处理器状态标志被复位。 在处理器状态标志的设置之后，处理器执行具有访问包含在其本地高速缓存中的共享数据的子集的指令的程序指令序列。 在程序指令序列的执行期间，并且响应于另一个处理器对共享数据子集的修改，处理器状态标志被置位。 在执行程序指令序列之后，并且基于处理器状态标志的状态，执行第一程序处理或第二程序处理。 在一些示例中，第一程序处理包括将结果数据存储到本地高速缓存中，并且第二程序处理包括丢弃结果数据。

    ATOMIC EXECUTION OVER ACCESSES TO MULTIPLE MEMORY LOCATIONS IN A MULTIPROCESSOR SYSTEM
    7.
    发明申请
    ATOMIC EXECUTION OVER ACCESSES TO MULTIPLE MEMORY LOCATIONS IN A MULTIPROCESSOR SYSTEM 有权
    在多处理器系统中访问多个存储器位置的原子执行

    公开(公告)号：US20110296114A1

    公开(公告)日：2011-12-01

    申请号：US12786787

    申请日：2010-05-25

    申请人： Mark S. Farrell ,  Jonathan T. Hsieh ,  Christian Jacobi ,  Timothy J. Slegel

    发明人： Mark S. Farrell ,  Jonathan T. Hsieh ,  Christian Jacobi ,  Timothy J. Slegel

    IPC分类号： G06F12/08

    CPC分类号： G06F12/084 ,  G06F9/30043 ,  G06F9/30072 ,  G06F9/3834 ,  G06F9/528 ,  G06F12/0815 ,  G06F2212/62

    摘要： A method and central processing unit supporting atomic access of shared data by a sequence of memory access operations. A processor status flag is reset. A processor executes, subsequent to the setting of the processor status flag, a sequence of program instructions with instructions accessing a subset of shared data contained within its local cache. During execution of the sequence of program instructions and in response to a modification by another processor of the subset of shared data, the processor status flag is set. Subsequent to the executing the sequence of program instructions and based upon the state of the processor status flag, either a first program processing or a second program processing is executed. In some examples the first program processing includes storing results data into the local cache and the second program processing includes discarding the results data.

    摘要翻译： 一种通过一系列存储器访问操作支持共享数据的原子访问的方法和中央处理单元。 处理器状态标志被复位。 在处理器状态标志的设置之后，处理器执行具有访问包含在其本地高速缓存中的共享数据的子集的指令的程序指令序列。 在程序指令序列的执行期间，并且响应于另一个处理器对共享数据子集的修改，处理器状态标志被置位。 在执行程序指令序列之后，并且基于处理器状态标志的状态，执行第一程序处理或第二程序处理。 在一些示例中，第一程序处理包括将结果数据存储到本地高速缓存中，并且第二程序处理包括丢弃结果数据。