公开(公告)号：US20090239367A1

公开(公告)日：2009-09-24

申请号：US12382646

申请日：2009-03-20

申请人： Byong-Ju Kim ,  Sun-Jung Kim ,  Zong-Liang Huo ,  Jun-Kyu Yang ,  Seon-Ho Jo ,  Han-Mei Choi ,  Young-Sun Kim

发明人： Byong-Ju Kim ,  Sun-Jung Kim ,  Zong-Liang Huo ,  Jun-Kyu Yang ,  Seon-Ho Jo ,  Han-Mei Choi ,  Young-Sun Kim

IPC分类号： H01L21/336

CPC分类号： H01L21/28273 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/02356 ,  H01L21/28282 ,  H01L21/3141 ,  H01L21/31612 ,  H01L21/3162 ,  H01L21/84 ,  H01L29/42332 ,  H01L29/7881 ,  H01L29/792

摘要： A method of fabricating a nonvolatile memory device includes forming a tunnel insulating layer on a semiconductor substrate, forming a charge storage layer on the tunnel insulating layer, forming a dielectric layer on the charge storage layer, the dielectric layer including a first aluminum oxide layer, a silicon oxide layer, and a second aluminum oxide layer sequentially stacked on the charge storage layer, and forming a gate electrode on the dielectric layer, the gate electrode directly contacting the second aluminum oxide layer of the dielectric layer.

摘要翻译： 一种制造非易失性存储器件的方法包括在半导体衬底上形成隧道绝缘层，在隧道绝缘层上形成电荷存储层，在电荷存储层上形成电介质层，电介质层包括第一氧化铝层， 氧化硅层和第二氧化铝层，所述第二氧化铝层依次堆叠在所述电荷存储层上，并且在所述电介质层上形成栅电极，所述栅电极与所述电介质层的所述第二氧化铝层直接接触。

公开(公告)号：US07994003B2

公开(公告)日：2011-08-09

申请号：US12382646

申请日：2009-03-20

申请人： Byong-Ju Kim ,  Sun-Jung Kim ,  Zong-Liang Huo ,  Jun-Kyu Yang ,  Seon-Ho Jo ,  Han-Mei Choi ,  Young-Sun Kim

发明人： Byong-Ju Kim ,  Sun-Jung Kim ,  Zong-Liang Huo ,  Jun-Kyu Yang ,  Seon-Ho Jo ,  Han-Mei Choi ,  Young-Sun Kim

IPC分类号： H01L21/336

CPC分类号： H01L21/28273 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/02356 ,  H01L21/28282 ,  H01L21/3141 ,  H01L21/31612 ,  H01L21/3162 ,  H01L21/84 ,  H01L29/42332 ,  H01L29/7881 ,  H01L29/792

摘要： A method of fabricating a nonvolatile memory device includes forming a tunnel insulating layer on a semiconductor substrate, forming a charge storage layer on the tunnel insulating layer, forming a dielectric layer on the charge storage layer, the dielectric layer including a first aluminum oxide layer, a silicon oxide layer, and a second aluminum oxide layer sequentially stacked on the charge storage layer, and forming a gate electrode on the dielectric layer, the gate electrode directly contacting the second aluminum oxide layer of the dielectric layer.

摘要翻译： 一种制造非易失性存储器件的方法包括在半导体衬底上形成隧道绝缘层，在隧道绝缘层上形成电荷存储层，在电荷存储层上形成电介质层，电介质层包括第一氧化铝层， 氧化硅层和第二氧化铝层，所述第二氧化铝层依次堆叠在所述电荷存储层上，并且在所述电介质层上形成栅电极，所述栅电极与所述电介质层的所述第二氧化铝层直接接触。

公开(公告)号：US09240357B2

公开(公告)日：2016-01-19

申请号：US14100651

申请日：2013-12-09

申请人： Tae-Gon Kim ,  Jong-Hoon Kang ,  Jae-Young Ahn ,  Jun-Kyu Yang ,  Han-Mei Choi ,  Ki-Hyun Hwang

发明人： Tae-Gon Kim ,  Jong-Hoon Kang ,  Jae-Young Ahn ,  Jun-Kyu Yang ,  Han-Mei Choi ,  Ki-Hyun Hwang

IPC分类号： H01L21/66 ,  H01L21/265 ,  H01L21/311 ,  H01L27/115

CPC分类号： H01L22/12 ,  H01L21/31116 ,  H01L22/20 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L2924/00

摘要： According to example embodiments of inventive concepts, a method of fabricating a semiconductor device includes: forming a preliminary stack structure, the preliminary stack structure defining a through hole; forming a protection layer and a dielectric layer in the through hole; forming a channel pattern, a gapfill pattern, and a contact pattern in the through hole; forming an offset oxide on the preliminary stack structure; measuring thickness data of the offset oxide; and scanning the offset oxide using a reactive gas cluster ion beam. The scanning the offset oxide includes setting a scan speed based on the measured thickness data of the offset oxide, and forming a gas cluster.

摘要翻译： 根据本发明构思的示例性实施例，制造半导体器件的方法包括：形成初步叠层结构，所述预备叠层结构限定通孔; 在通孔中形成保护层和电介质层; 在通孔中形成通道图案，间隙填充图案和接触图案; 在预备堆叠结构上形成偏移氧化物; 测量偏移氧化物的厚度数据; 并使用反应性气体簇离子束扫描偏移氧化物。 扫描偏移氧化物包括基于测量的偏移氧化物的厚度数据设置扫描速度，并形成气体簇。

公开(公告)号：US20110165750A1

公开(公告)日：2011-07-07

申请号：US12984940

申请日：2011-01-05

申请人： Jun-Kyu Yang ,  Young-Geun Park ,  Ki-Hyun Hwang ,  Han-Mei Choi ,  Chan-Jin Park

发明人： Jun-Kyu Yang ,  Young-Geun Park ,  Ki-Hyun Hwang ,  Han-Mei Choi ,  Chan-Jin Park

IPC分类号： H01L21/336

CPC分类号： H01L21/7682 ,  H01L21/02164 ,  H01L21/02266 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

摘要： In methods of manufacturing a semiconductor device, a plurality of gate structures spaced apart from each other and oxide layer patterns. A sputtering process using the oxide layer patterns as a sputtering target to connect the oxide layer patterns on the adjacent gate structures to each other is performed, so that a gap is formed between the gate structures. A volume of the gap is formed uniformly to have desired volume by controlling a thickness of the oxide layer patterns.

摘要翻译： 在制造半导体器件的方法中，多个彼此间隔开的栅极结构和氧化物层图案。 执行使用氧化物层图案作为溅射靶的溅射工艺来将相邻栅极结构上的氧化物层图案彼此连接，使得在栅极结构之间形成间隙。 通过控制氧化物层图案的厚度，使间隙的体积均匀地形成为具有期望的体积。

公开(公告)号：US08497142B2

公开(公告)日：2013-07-30

申请号：US13102218

申请日：2011-05-06

申请人： Jun-Kyu Yang ,  Young-Geun Park ,  Ki-Hyun Hwang ,  Han-Mei Choi ,  Dong-Chul Yoo

发明人： Jun-Kyu Yang ,  Young-Geun Park ,  Ki-Hyun Hwang ,  Han-Mei Choi ,  Dong-Chul Yoo

IPC分类号： H01L21/66 ,  H01L21/44

CPC分类号： H01L21/02071 ,  H01L21/02074 ,  H01L21/28282 ,  H01L21/321 ,  H01L21/76834 ,  H01L22/12 ,  H01L22/20 ,  H01L27/1052 ,  H01L27/10817 ,  H01L27/10873 ,  H01L27/11573 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/2436 ,  H01L28/40 ,  H01L29/66833 ,  H01L29/7926 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/146 ,  H01L45/1675

摘要： Methods of forming conductive patterns include forming a conductive layer including a metal element on a substrate. The conductive layer is partially etched to generate a residue including an oxide of the metal element and to form a plurality of separately formed conductive layer patterns. A cleaning gas is inflowed onto the substrate including the conductive layer pattern. The metal compound is evaporated to remove the metal element contained in the residue and to form an insulating interface layer on the conductive layer pattern and a surface portion of the substrate through a reaction of a portion of the cleaning gas and oxygen. The residue may be removed from the conductive layer pattern to suppress generation of a leakage current.

摘要翻译： 形成导电图案的方法包括在基板上形成包括金属元素的导电层。 导电层被部分地蚀刻以产生包括金属元素的氧化物的残渣并且形成多个单独形成的导电层图案。 清洁气体流入包括导电层图案的基板上。 蒸发金属化合物以除去残留物中所含的金属元素，并通过一部分清洁气体和氧气的反应在导电层图案和基板的表面部分上形成绝缘界面层。 可以从导电层图案中除去残留物以抑制漏电流的产生。

公开(公告)号：US20120276696A1

公开(公告)日：2012-11-01

申请号：US13456415

申请日：2012-04-26

申请人： Jun-Kyu Yang ,  Ki-Hyun Hwang ,  Phil-Ouk Nam ,  Jae-Young Ahn ,  Han-Mei Choi ,  Dong-Chul Yoo

发明人： Jun-Kyu Yang ,  Ki-Hyun Hwang ,  Phil-Ouk Nam ,  Jae-Young Ahn ,  Han-Mei Choi ,  Dong-Chul Yoo

IPC分类号： H01L21/336

CPC分类号： H01L29/7926 ,  H01L27/11556 ,  H01L27/11582 ,  H01L29/7889

摘要： A vertical structure non-volatile memory device in which a gate dielectric layer is prevented from protruding toward a substrate; a resistance of a ground selection line (GSL) electrode is reduced so that the non-volatile memory device is highly integrated and has improved reliability, and a method of manufacturing the same are provided. The method includes: sequentially forming a polysilicon layer and an insulating layer on a silicon substrate; forming a gate dielectric layer and a channel layer through the polysilicon layer and the insulating layer, the gate dielectric layer and the channel layer extending in a direction perpendicular to the silicon substrate; forming an opening for exposing the silicon substrate, through the insulating layer and the polysilicon layer; removing the polysilicon layer exposed through the opening, by using a halogen-containing reaction gas at a predetermined temperature; and filling a metallic layer in the space formed by removing the polysilicon layer.

摘要翻译： 一种垂直结构的非易失性存储器件，其中防止栅介质层向衬底突出; 降低了接地选择线（GSL）电极的电阻，使得非易失性存储器件高度集成并且具有改进的可靠性，并且提供了其制造方法。 该方法包括：在硅衬底上依次形成多晶硅层和绝缘层; 通过所述多晶硅层和所述绝缘层形成栅介质层和沟道层，所述栅介质层和所述沟道层在垂直于所述硅衬底的方向上延伸; 形成用于使所述硅衬底暴露于所述绝缘层和所述多晶硅层的开口; 通过在预定温度下使用含卤素反应气体去除通过开口暴露的多晶硅层; 并在通过去除多晶硅层形成的空间中填充金属层。

公开(公告)号：US08435877B2

公开(公告)日：2013-05-07

申请号：US13227799

申请日：2011-09-08

申请人： Jun-Kyu Yang ,  Hong-Suk Kim ,  Ju-Yul Lee ,  Ki-Hyun Hwang ,  Jae-Young Ahn

发明人： Jun-Kyu Yang ,  Hong-Suk Kim ,  Ju-Yul Lee ,  Ki-Hyun Hwang ,  Jae-Young Ahn

IPC分类号： H01L21/28

CPC分类号： H01L21/28247 ,  H01L21/28273 ,  H01L21/764 ,  H01L27/11568

摘要： A semiconductor device includes gate structures including a tunnel insulating layer pattern, a floating gate, a dielectric layer pattern and a control gate sequentially disposed on a substrate. The control gate includes an impurity doped polysilicon layer pattern and a metal layer pattern. The gate structures are spaced apart from each other on the substrate. A capping layer pattern is disposed on a sidewall portion of the metal layer pattern and includes a metal oxide. An insulating layer covers the gate structures and the capping layer pattern. The insulating layer is formed on the substrate and includes an air-gap therein.

摘要翻译： 半导体器件包括栅极结构，其包括顺序地设置在衬底上的隧道绝缘层图案，浮动栅极，电介质层图案和控制栅极。 控制栅极包括杂质掺杂多晶硅层图案和金属层图案。 栅极结构在衬底上彼此间隔开。 覆盖层图案设置在金属层图案的侧壁部分上并且包括金属氧化物。 绝缘层覆盖栅极结构和覆盖层图案。 绝缘层形成在基板上并且在其中包括气隙。

公开(公告)号：US09082659B1

公开(公告)日：2015-07-14

申请号：US14643527

申请日：2015-03-10

申请人： Phil-Ouk Nam ,  Jun-Kyu Yang ,  Byong-Hyun Jang ,  Ki-Hyun Hwang ,  Jae-Young Ahn

发明人： Phil-Ouk Nam ,  Jun-Kyu Yang ,  Byong-Hyun Jang ,  Ki-Hyun Hwang ,  Jae-Young Ahn

IPC分类号： H01L27/115

CPC分类号： H01L27/11582 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L29/7889 ,  H01L29/7926

摘要： A vertical type semiconductor device can include a vertical pillar structure that includes a channel pattern with an outer wall. Horizontal insulating structures can be vertically spaced apart from one another along the vertical pillar structure to define first vertical gaps therebetween at first locations away from the outer wall and to define second vertical gaps therebetween at the outer wall, where the second vertical gaps are wider than the first vertical gaps. Horizontal wordline structures can be conformally located in the first and second vertical gaps between the vertically spaced apart horizontal insulating structures, so that the horizontal wordline structures can be vertically thinner across the first vertical gaps than across the second vertical gaps.

摘要翻译： 垂直型半导体器件可以包括垂直柱结构，其包括具有外壁的沟道图案。 水平绝缘结构可以沿着垂直柱结构彼此垂直间隔开，以在远离外壁的第一位置处限定第一垂直间隙，并且在外壁处限定第二垂直间隙，其中第二垂直间隙宽于 第一垂直间隙。 水平字线结构可以共形地位于垂直间隔开的水平绝缘结构之间的第一和第二垂直间隙中，使得水平字线结构可跨越第一垂直间隙而横跨第二垂直间隙。

公开(公告)号：US08097531B2

公开(公告)日：2012-01-17

申请号：US12726014

申请日：2010-03-17

申请人： Young-Geun Park ,  Jae-Young Ahn ,  Jun-Kyu Yang ,  Dong-Woon Shin

发明人： Young-Geun Park ,  Jae-Young Ahn ,  Jun-Kyu Yang ,  Dong-Woon Shin

IPC分类号： H01L21/3205 ,  H01L21/4763

CPC分类号： H01L27/11568 ,  H01L27/11521

摘要： Manufacturing of a charge trap type memory device can include forming a tunnel insulating layer on a substrate. A charge-trapping layer can be formed on the tunnel insulating layer. A blocking layer can be formed on the charge-trapping layer. Gate electrodes can be formed on the blocking layer and divided by a trench. A portion of the charge-trapping layer aligned with the trench may be converted into a charge-blocking pattern with a vertical side profile by an anisotropic oxidation process.

摘要翻译： 电荷阱型存储器件的制造可以包括在衬底上形成隧道绝缘层。 电荷捕获层可以形成在隧道绝缘层上。 可以在电荷捕获层上形成阻挡层。 栅电极可以形成在阻挡层上并被沟槽分隔。 与沟槽对准的电荷俘获层的一部分可以通过各向异性氧化工艺转变成具有垂直侧面轮廓的电荷阻挡图案。

公开(公告)号：US09461061B2

公开(公告)日：2016-10-04

申请号：US14546172

申请日：2014-11-18

申请人： Phil-Ouk Nam ,  Jun-Kyu Yang ,  Jin-Gyun Kim ,  Jae-Young Ahn ,  Hun Hyeong Lim ,  Ki-Hyun Hwang

发明人： Phil-Ouk Nam ,  Jun-Kyu Yang ,  Jin-Gyun Kim ,  Jae-Young Ahn ,  Hun Hyeong Lim ,  Ki-Hyun Hwang

IPC分类号： H01L27/115 ,  H01L29/66 ,  H01L29/792

CPC分类号： H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： A method of manufacturing a vertical memory device includes forming alternating and repeating insulating interlayers and sacrificial layers on a substrate, the sacrificial layers including polysilicon or amorphous silicon, forming channel holes through the insulating interlayers and the sacrificial layers, forming channels in the channel holes, etching portions of the insulating interlayers and the sacrificial layers between adjacent channels to form openings, removing the sacrificial layers to form gaps between the insulating interlayers, and forming gate lines in the gaps.

摘要翻译： 制造垂直存储器件的方法包括在衬底上形成交替和重复的绝缘夹层和牺牲层，牺牲层包括多晶硅或非晶硅，通过绝缘夹层和牺牲层形成通道孔，在通道孔中形成通道， 蚀刻绝缘夹层的部分和相邻通道之间的牺牲层以形成开口，去除牺牲层以在绝缘夹层之间形成间隙，并在间隙中形成栅极线。