公开(公告)号：US09384962B2

公开(公告)日：2016-07-05

申请号：US13082387

申请日：2011-04-07

申请人： Guang-Yaw Hwang ,  Chun-Hsien Lin ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Zhi-Cheng Lee ,  Shao-Hua Hsu ,  Yi-Wen Chen ,  Cheng-Guo Chen ,  Jung-Tsung Tseng ,  Chien-Ting Lin ,  Tong-Jyun Huang ,  Jie-Ning Yang ,  Tsung-Lung Tsai ,  Po-Jui Liao ,  Chien-Ming Lai ,  Ying-Tsung Chen ,  Cheng-Yu Ma ,  Wen-Han Hung ,  Che-Hua Hsu

发明人： Guang-Yaw Hwang ,  Chun-Hsien Lin ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Zhi-Cheng Lee ,  Shao-Hua Hsu ,  Yi-Wen Chen ,  Cheng-Guo Chen ,  Jung-Tsung Tseng ,  Chien-Ting Lin ,  Tong-Jyun Huang ,  Jie-Ning Yang ,  Tsung-Lung Tsai ,  Po-Jui Liao ,  Chien-Ming Lai ,  Ying-Tsung Chen ,  Cheng-Yu Ma ,  Wen-Han Hung ,  Che-Hua Hsu

IPC分类号： H01L21/28 ,  H01L21/02

CPC分类号： H01L29/517 ,  H01L21/28088 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7845 ,  H01L29/7846

摘要： A method of manufacturing a metal gate is provided. The method includes providing a substrate. Then, a gate dielectric layer is formed on the substrate. A multi-layered stack structure having a work function metal layer is formed on the gate dielectric layer. An O2 ambience treatment is performed on at least one layer of the multi-layered stack structure. A conductive layer is formed on the multi-layered stack structure.

摘要翻译： 提供一种制造金属栅极的方法。 该方法包括提供基板。 然后，在基板上形成栅极电介质层。 在栅极电介质层上形成具有功函数金属层的多层堆叠结构。 在多层堆叠结构的至少一层上进行O2气氛处理。 在多层堆叠结构上形成导电层。

公开(公告)号：US20120319214A1

公开(公告)日：2012-12-20

申请号：US13161512

申请日：2011-06-16

申请人： Cheng-Yu Ma ,  Wen-Han Hung

发明人： Cheng-Yu Ma ,  Wen-Han Hung

IPC分类号： H01L21/3205 ,  H01L29/78

CPC分类号： H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7833

摘要： A method for fabricating a metal gate includes the following steps. First, a substrate having an interfacial dielectric layer above the substrate is provided. Then, a gate trench having a barrier layer is formed in the interfacial dielectric layer. A source layer is disposed above the barrier layer. Next, a process is performed to have at least one element in the source layer move into the barrier layer. Finally, the barrier layer is removed and a metal layer fills up the gate trench.

摘要翻译： 一种制造金属栅极的方法包括以下步骤。 首先，提供在基板上方具有界面电介质层的基板。 然后，在界面电介质层中形成具有阻挡层的栅极沟槽。 源层设置在阻挡层上方。 接下来，执行处理以使源层中的至少一个元素移动到阻挡层中。 最后，去除阻挡层，并且金属层填满栅极沟槽。

公开(公告)号：US08211775B1

公开(公告)日：2012-07-03

申请号：US13043479

申请日：2011-03-09

申请人： Cheng-Yu Ma ,  Wen-Han Hung ,  Ta-Kang Lo ,  Tsai-Fu Chen ,  Tzyy-Ming Cheng

发明人： Cheng-Yu Ma ,  Wen-Han Hung ,  Ta-Kang Lo ,  Tsai-Fu Chen ,  Tzyy-Ming Cheng

IPC分类号： H01L21/336

CPC分类号： H01L29/66553 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/6656

摘要： A method for forming a transistor having a metal gate is provided. A substrate is provided first. A transistor is formed on the substrate. The transistor includes a high-k gate dielectric layer, an oxygen containing dielectric layer disposed on the high-k gate dielectric layer, and a dummy gate disposed on the oxygen containing dielectric layer. Then, the dummy gate and the patterned gate dielectric layer are removed. Lastly, a metal gate is formed and the metal gate directly contacts the high-k gate oxide.

摘要翻译： 提供一种形成具有金属栅极的晶体管的方法。 首先提供基板。 在基板上形成晶体管。 晶体管包括高k栅极电介质层，设置在高k栅极电介质层上的含氧电介质层和设置在含氧电介质层上的伪栅极。 然后，去除伪栅极和图案化栅极电介质层。 最后，形成金属栅极，并且金属栅极直接接触高k栅极氧化物。

公开(公告)号：US08673758B2

公开(公告)日：2014-03-18

申请号：US13161512

申请日：2011-06-16

申请人： Cheng-Yu Ma ,  Wen-Han Hung

发明人： Cheng-Yu Ma ,  Wen-Han Hung

IPC分类号： H01L21/3205 ,  H01L29/78

CPC分类号： H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7833

摘要： A method for fabricating a metal gate includes the following steps. First, a substrate having an interfacial dielectric layer above the substrate is provided. Then, a gate trench having a barrier layer is formed in the interfacial dielectric layer. A source layer is disposed above the barrier layer. Next, a process is performed to have at least one element in the source layer move into the barrier layer. Finally, the source layer is removed and a metal layer fills up the gate trench.

摘要翻译： 一种制造金属栅极的方法包括以下步骤。 首先，提供在基板上方具有界面电介质层的基板。 然后，在界面电介质层中形成具有阻挡层的栅极沟槽。 源层设置在阻挡层上方。 接下来，执行处理以使源层中的至少一个元素移动到阻挡层中。 最后，去除源极层，并且金属层填满栅极沟槽。

公开(公告)号：US08404533B2

公开(公告)日：2013-03-26

申请号：US12860939

申请日：2010-08-23

申请人： Cheng-Yu Ma ,  Wen-Han Hung ,  Ta-Kang Lo ,  Tsai-Fu Chen ,  Tzyy-Ming Cheng

发明人： Cheng-Yu Ma ,  Wen-Han Hung ,  Ta-Kang Lo ,  Tsai-Fu Chen ,  Tzyy-Ming Cheng

IPC分类号： H01L21/338

CPC分类号： H01L29/66545 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating metal gate transistor is disclosed. The method includes the steps of: providing a substrate, wherein the substrate comprises a transistor region defined thereon; forming a gate insulating layer on the substrate; forming a stacked film on the gate insulating layer, wherein the stacked film comprises at least one etching stop layer, a polysilicon layer, and a hard mask; patterning the gate insulating layer and the stacked film for forming a dummy gate on the substrate; forming a dielectric layer on the dummy gate; performing a planarizing process for partially removing the dielectric layer until reaching the top of the dummy gate; removing the polysilicon layer of the dummy gate; removing the etching stop layer of the dummy gate for forming an opening; and forming a conductive layer in the opening for forming a gate.

摘要翻译： 公开了一种用于制造金属栅极晶体管的方法。 该方法包括以下步骤：提供衬底，其中衬底包括限定在其上的晶体管区域; 在所述基板上形成栅极绝缘层; 在所述栅绝缘层上形成层叠膜，其中所述层叠膜包括至少一个蚀刻停止层，多晶硅层和硬掩模; 图案化栅极绝缘层和用于在基板上形成伪栅极的叠层膜; 在所述虚拟栅极上形成介电层; 执行用于部分去除电介质层直到到达虚拟栅极的顶部的平坦化处理; 去除虚拟栅极的多晶硅层; 去除用于形成开口的虚拟栅极的蚀刻停止层; 以及在用于形成栅极的开口中形成导电层。

公开(公告)号：US20120256276A1

公开(公告)日：2012-10-11

申请号：US13082387

申请日：2011-04-07

申请人： Guang-Yaw Hwang ,  Chun-Hsien Lin ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Zhi-Cheng Lee ,  Shao-Hua Hsu ,  Yi-Wen Chen ,  Cheng-Guo Chen ,  Jung-Tsung Tseng ,  Chien-Ting Lin ,  Tong-Jyun Huang ,  Jie-Ning Yang ,  Tsung-Lung Tsai ,  Po-Jui Liao ,  Chien-Ming Lai ,  Ying-Tsung Chen ,  Cheng-Yu Ma ,  Wen-Han Hung ,  Che-Hua Hsu

发明人： Guang-Yaw Hwang ,  Chun-Hsien Lin ,  Hung-Ling Shih ,  Jiunn-Hsiung Liao ,  Zhi-Cheng Lee ,  Shao-Hua Hsu ,  Yi-Wen Chen ,  Cheng-Guo Chen ,  Jung-Tsung Tseng ,  Chien-Ting Lin ,  Tong-Jyun Huang ,  Jie-Ning Yang ,  Tsung-Lung Tsai ,  Po-Jui Liao ,  Chien-Ming Lai ,  Ying-Tsung Chen ,  Cheng-Yu Ma ,  Wen-Han Hung ,  Che-Hua Hsu

IPC分类号： H01L29/78 ,  H01L21/3205

CPC分类号： H01L29/517 ,  H01L21/28088 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7845 ,  H01L29/7846

摘要： A method of manufacturing a metal gate is provided. The method includes providing a substrate. Then, a gate dielectric layer is formed on the substrate. A multi-layered stack structure having a work function metal layer is formed on the gate dielectric layer. An O2 ambience treatment is performed on at least one layer of the multi-layered stack structure. A conductive layer is formed on the multi-layered stack structure.

摘要翻译： 提供一种制造金属栅极的方法。 该方法包括提供基板。 然后，在基板上形成栅极电介质层。 在栅极电介质层上形成具有功函数金属层的多层堆叠结构。 在多层堆叠结构的至少一层上进行O2气氛处理。 在多层堆叠结构上形成导电层。

公开(公告)号：US20120045880A1

公开(公告)日：2012-02-23

申请号：US12860939

申请日：2010-08-23

申请人： Cheng-Yu Ma ,  Wen-Han Hung ,  Ta-Kang Lo ,  Tsai-Fu Chen ,  Tzyy-Ming Cheng

发明人： Cheng-Yu Ma ,  Wen-Han Hung ,  Ta-Kang Lo ,  Tsai-Fu Chen ,  Tzyy-Ming Cheng

IPC分类号： H01L21/336

CPC分类号： H01L29/66545 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

摘要： A method for fabricating metal gate transistor is disclosed. The method includes the steps of: providing a substrate, wherein the substrate comprises a transistor region defined thereon; forming a gate insulating layer on the substrate; forming a stacked film on the gate insulating layer, wherein the stacked film comprises at least one etching stop layer, a polysilicon layer, and a hard mask; patterning the gate insulating layer and the stacked film for forming a dummy gate on the substrate; forming a dielectric layer on the dummy gate; performing a planarizing process for partially removing the dielectric layer until reaching the top of the dummy gate; removing the polysilicon layer of the dummy gate; removing the etching stop layer of the dummy gate for forming an opening; and forming a conductive layer in the opening for forming a gate.

摘要翻译： 公开了一种用于制造金属栅极晶体管的方法。 该方法包括以下步骤：提供衬底，其中衬底包括限定在其上的晶体管区域; 在所述基板上形成栅极绝缘层; 在所述栅绝缘层上形成层叠膜，其中所述层叠膜包括至少一个蚀刻停止层，多晶硅层和硬掩模; 图案化栅极绝缘层和用于在基板上形成伪栅极的叠层膜; 在所述虚拟栅极上形成介电层; 执行用于部分去除电介质层直到到达虚拟栅极的顶部的平坦化处理; 去除虚拟栅极的多晶硅层; 去除用于形成开口的虚拟栅极的蚀刻停止层; 以及在用于形成栅极的开口中形成导电层。

公开(公告)号：US08735268B2

公开(公告)日：2014-05-27

申请号：US13165854

申请日：2011-06-22

申请人： Ching-Sen Lu ,  Wen-Han Hung ,  Tsai-Fu Chen ,  Tzyy-Ming Cheng

发明人： Ching-Sen Lu ,  Wen-Han Hung ,  Tsai-Fu Chen ,  Tzyy-Ming Cheng

IPC分类号： H01L21/28 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/7833 ,  H01L29/7847

摘要： A method for fabricating a metal-oxide-semiconductor field-effect transistor includes the following steps. Firstly, a substrate is provided. A gate structure, a first spacer, a second spacer and a source/drain structure are formed over the substrate. The second spacer includes an inner layer and an outer layer. Then, a thinning process is performed to reduce the thickness of the second spacer, thereby retaining the inner layer of the second spacer. After a stress film is formed on the inner layer of the second spacer and the source/drain structure, an annealing process is performed. Afterwards, the stress film is removed.

摘要翻译： 一种制造金属氧化物半导体场效应晶体管的方法包括以下步骤。 首先，提供基板。 在衬底上形成栅极结构，第一间隔物，第二间隔物和源极/漏极结构。 第二间隔件包括内层和外层。 然后，进行减薄处理以减小第二间隔物的厚度，从而保持第二间隔物的内层。 在第二间隔物的内层和源极/漏极结构上形成应力膜之后，进行退火处理。 之后，去除应力膜。

公开(公告)号：US07700450B2

公开(公告)日：2010-04-20

申请号：US11552957

申请日：2006-10-25

申请人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Shyh-Fann Ting ,  Wen-Han Hung ,  Li-Shian Jeng ,  Tzyy-Ming Cheng

发明人： Kun-Hsien Lee ,  Cheng-Tung Huang ,  Shyh-Fann Ting ,  Wen-Han Hung ,  Li-Shian Jeng ,  Tzyy-Ming Cheng

IPC分类号： H01L21/336

CPC分类号： H01L21/26586 ,  H01L21/26506 ,  H01L21/324 ,  H01L29/6659

摘要： A method for forming a MOS transistor includes providing a substrate having at least a gate structure formed thereon, performing a pre-amorphization (PAI) process to form amorphized regions in the substrate, sequentially performing a co-implantation process, a first ion implantation process, and a first rapid thermal annealing (RTA) process to form lightly doped drains (LDDs), forming spacers on sidewalls of the gate structure, and forming a source/drain.

摘要翻译： 一种用于形成MOS晶体管的方法，包括提供至少形成在其上的栅极结构的衬底，进行预非晶化（PAI）工艺以在衬底中形成非晶化区域，依次执行共注入工艺，第一离子注入工艺 以及第一快速热退火（RTA）工艺以形成轻掺杂的漏极（LDD），在栅极结构的侧壁上形成间隔物，并形成源极/漏极。

公开(公告)号：US07622344B2

公开(公告)日：2009-11-24

申请号：US11779270

申请日：2007-07-17

申请人： Chia-Wen Liang ,  Cheng-Tung Huang ,  Shyh-Fann Ting ,  Chih-Chiang Wu ,  Shih-Chieh Hsu ,  Li-Shian Jeng ,  Kun-Hsien Lee ,  Meng-Yi Wu ,  Wen-Han Hung ,  Tzyy-Ming Cheng

发明人： Chia-Wen Liang ,  Cheng-Tung Huang ,  Shyh-Fann Ting ,  Chih-Chiang Wu ,  Shih-Chieh Hsu ,  Li-Shian Jeng ,  Kun-Hsien Lee ,  Meng-Yi Wu ,  Wen-Han Hung ,  Tzyy-Ming Cheng

IPC分类号： H01L21/8238

CPC分类号： H01L21/823864 ,  H01L21/823814 ,  H01L21/823828 ,  H01L29/165 ,  H01L29/66636 ,  H01L29/7833

摘要： A method for manufacturing CMOS transistors includes an etching back process alternatively performed after the gate structure formation, the lightly doped drain formation, source/drain implantation, or SEG process to etch a hard mask layer covering and protecting a first type gate structure, and to reduce thickness deviation between the hard masks covering the first type gate structure and a second type gate structure. Therefore the damage to spacers, STIs, and the profile of the gate structures due to the thickness deviation is prevented.

摘要翻译： 制造CMOS晶体管的方法包括在栅极结构形成，轻掺杂漏极形成，源极/漏极注入或SEG工艺之后交替执行的蚀刻反应工艺，以蚀刻覆盖并保护第一类型栅极结构的硬掩模层，以及 减少覆盖第一类型栅极结构的硬掩模和第二类型栅极结构之间的厚度偏差。 因此，防止了由于厚度偏差导致的间隔物，STI和栅极结构的轮廓的损坏。