公开(公告)号：US09233844B2

公开(公告)日：2016-01-12

申请号：US13534368

申请日：2012-06-27

申请人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu

发明人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu

IPC分类号： H01L31/00 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02 ,  H01L29/10 ,  H01L29/20 ,  H01L29/66 ,  H01L29/778

CPC分类号： B82Y10/00 ,  B82Y40/00 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7786

摘要： The present disclosure is directed to an integrated circuit and a method for the fabrication of the integrated circuit. The integrated circuit includes a lattice matching structure. The lattice matching structure can include a first buffer region, a second buffer region and a superlattice structure formed from AlxGa1-xN/AlyGa1-yN layer pairs.

摘要翻译： 本公开涉及用于制造集成电路的集成电路和方法。 集成电路包括晶格匹配结构。 晶格匹配结构可以包括由Al x Ga 1-x N / Al y Ga 1-y N层对形成的第一缓冲区，第二缓冲区和超晶格结构。

公开(公告)号：US09142407B2

公开(公告)日：2015-09-22

申请号：US13743045

申请日：2013-01-16

申请人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

发明人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

IPC分类号： H01L29/66 ,  H01L21/02 ,  H01L29/778 ,  H01L29/15 ,  H01L29/20

CPC分类号： H01L21/02507 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/157 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/778 ,  H01L29/7787

摘要： A semiconductor structure includes a substrate, a first III-V compound layer over the substrate, one or more sets of III-V compound layers over the first III-V compound layer, a second III-V compound layer over the one or more sets of III-V compound layers, and an active layer over the second III-V compound layer. The first III-V compound layer has a first type doping. Each of the one or more sets of III-V compound layers includes a lower III-V compound layer and an upper III-V compound layer over the lower III-V compound layer. The upper III-V compound layer having the first type doping, and the lower III-V compound layer is at least one of undoped, unintentionally doped having a second type doping, or doped having the second type doping. The second III-V compound layer is either undoped or unintentionally doped having the second type doping.

摘要翻译： 半导体结构包括衬底，在衬底上的第一III-V化合物层，在第一III-V化合物层上的一组或多组III-V化合物层，在一个或多个组上的第二III-V化合物层 的III-V化合物层，以及在第二III-V化合物层上的活性层。 第一III-V族化合物层具有第一种掺杂。 一组或多组III-V化合物层中的每一个在下III-V化合物层上包括下III-V化合物层和上III-V化合物层。 具有第一类掺杂的上III-V化合物层和下III-V族化合物层是至少一种未掺杂的，无意掺杂的具有第二类型掺杂或掺杂具有第二类掺杂的至少一种。 第二III-V族化合物层是未掺杂的或无意掺杂的，具有第二种掺杂。

公开(公告)号：US08912570B2

公开(公告)日：2014-12-16

申请号：US13571169

申请日：2012-08-09

申请人： Chen-Hao Chiang ,  Han-Chin Chiu ,  Po-Chun Liu ,  Chi-Ming Chen ,  Chung-Yi Yu

发明人： Chen-Hao Chiang ,  Han-Chin Chiu ,  Po-Chun Liu ,  Chi-Ming Chen ,  Chung-Yi Yu

IPC分类号： H01L29/20

CPC分类号： H01L29/7784 ,  H01L29/0891 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： A high electron mobility transistor (HEMT) includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A source feature and a drain feature are in contact with the second III-V compound layer. A n-type doped region underlies each source feature and drain feature in the second III-V compound layer. A p-type doped region underlies each n-type doped region in the first III-V compound layer. A gate electrode is disposed over a portion of the second III-V compound layer between the source feature and the drain feature.

摘要翻译： 高电子迁移率晶体管（HEMT）包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 源特征和漏极特征与第二III-V复合层接触。 在第二III-V化合物层中的每个源特征和漏极特征的n型掺杂区域。 p型掺杂区域位于第一III-V化合物层中的每个n型掺杂区域的正下方。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层的一部分上。

公开(公告)号：US20140042446A1

公开(公告)日：2014-02-13

申请号：US13571169

申请日：2012-08-09

申请人： Chen-Hao Chiang ,  Han-Chin Chiu ,  Po-Chun Liu ,  Chi-Ming Chen ,  Chung-Yi Yu

发明人： Chen-Hao Chiang ,  Han-Chin Chiu ,  Po-Chun Liu ,  Chi-Ming Chen ,  Chung-Yi Yu

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/20

CPC分类号： H01L29/7784 ,  H01L29/0891 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： A high electron mobility transistor (HEMT) includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A source feature and a drain feature are in contact with the second III-V compound layer. A n-type doped region underlies each source feature and drain feature in the second III-V compound layer. A p-type doped region underlies each n-type doped region in the first III-V compound layer. A gate electrode is disposed over a portion of the second III-V compound layer between the source feature and the drain feature.

摘要翻译： 高电子迁移率晶体管（HEMT）包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 源特征和漏极特征与第二III-V复合层接触。 在第二III-V化合物层中的每个源特征和漏极特征的n型掺杂区域。 p型掺杂区域位于第一III-V化合物层中的每个n型掺杂区域的正下方。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层的一部分上。

公开(公告)号：US20140001439A1

公开(公告)日：2014-01-02

申请号：US13534368

申请日：2012-06-27

申请人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu

发明人： Chi-Ming Chen ,  Po-Chun Liu ,  Chung-Yi Yu

IPC分类号： H01L29/205 ,  H01L21/20

CPC分类号： B82Y10/00 ,  B82Y40/00 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7786

摘要： The present disclosure is directed to an integrated circuit and a method for the fabrication of the integrated circuit. The integrated circuit includes a lattice matching structure. The lattice matching structure can include a first buffer region, a second buffer region and a superlattice structure formed from AlxGa1−xN/AlyGa1−yN layer pairs.

摘要翻译： 本公开涉及用于制造集成电路的集成电路和方法。 集成电路包括晶格匹配结构。 晶格匹配结构可以包括由Al x Ga 1-x N / Al y Ga 1-y N层对形成的第一缓冲区，第二缓冲区和超晶格结构。

公开(公告)号：US08791504B2

公开(公告)日：2014-07-29

申请号：US13277692

申请日：2011-10-20

申请人： Chi-Ming Chen ,  Po-Chun Liu ,  Hung-Ta Lin ,  Chin-Cheng Chang ,  Chung-Yi Yu ,  Chia-Shiung Tsai ,  Ho-Yung David Hwang

发明人： Chi-Ming Chen ,  Po-Chun Liu ,  Hung-Ta Lin ,  Chin-Cheng Chang ,  Chung-Yi Yu ,  Chia-Shiung Tsai ,  Ho-Yung David Hwang

IPC分类号： H01L29/66

CPC分类号： H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/0254 ,  H01L21/02579 ,  H01L21/0262 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/452 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787

摘要： A circuit structure includes a substrate, a nucleation layer of undoped aluminum nitride, a graded buffer layer comprising aluminum, gallium, nitrogen, one of silicon and oxygen, and a p-type conductivity dopant, a ungraded buffer layer comprising gallium, nitrogen, one of silicon and oxygen, and a p-type conductivity dopant without aluminum, and a bulk layer of undoped gallium nitride over the ungraded buffer layer. The various dopants in the graded buffer layer and the ungraded buffer layer increases resistivity and results in layers having an intrinsically balanced conductivity.

摘要翻译： 电路结构包括衬底，未掺杂的氮化铝的成核层，包含铝，镓，氮，硅和氧中的一种的梯度缓冲层和p型导电掺杂剂，包含镓，氮，一个 的硅和氧，以及没有铝的p型导电掺杂物，以及未分级缓冲层上的未掺杂氮化镓的体层。 分级缓冲层和未分级缓冲层中的各种掺杂剂增加了电阻率并导致具有本质上平衡的导电性的层。

公开(公告)号：US08772831B2

公开(公告)日：2014-07-08

申请号：US13290534

申请日：2011-11-07

申请人： Chi-Ming Chen ,  Po-Chun Liu ,  Hung-Ta Lin ,  Chin-Cheng Chang ,  Chung-Yi Yu ,  Chia-Shiung Tsai ,  Ho-Yung David Hwang

发明人： Chi-Ming Chen ,  Po-Chun Liu ,  Hung-Ta Lin ,  Chin-Cheng Chang ,  Chung-Yi Yu ,  Chia-Shiung Tsai ,  Ho-Yung David Hwang

IPC分类号： H01L29/267 ,  H01L29/778

CPC分类号： H01L33/007 ,  C30B25/183 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/0251 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L29/2003 ,  H01L29/66462

摘要： A circuit structure includes a substrate and a patterned dielectric layer over the substrate. The patterned dielectric layer includes a plurality of vias; and a number of group-III group-V (III-V) compound semiconductor layer. The III-V compound semiconductor layers include a first layer in the vias, a second layer over the first layer and the dielectric layer, and a bulk layer over the second layer.

摘要翻译： 电路结构包括衬底和衬底上的图案化电介质层。 图案化电介质层包括多个通孔; 和III族V族（III-V）族化合物半导体层。 III-V族化合物半导体层包括通孔中的第一层，第一层上的第二层和电介质层，以及在第二层上的体层。

公开(公告)号：US20130099282A1

公开(公告)日：2013-04-25

申请号：US13277669

申请日：2011-10-20

申请人： Chi-Ming Chen ,  Chung-Yi Yu ,  Ho-Yung David Hwang

发明人： Chi-Ming Chen ,  Chung-Yi Yu ,  Ho-Yung David Hwang

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/823412 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/8258 ,  H01L27/0605 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/66795 ,  H01L29/785

摘要： A semiconductor device and method for fabricating a semiconductor device is disclosed. An exemplary semiconductor device includes a substrate including a first dielectric layer disposed over the substrate. The semiconductor device further includes a buffer layer disposed over the substrate and between first and second walls of a trench of the dielectric layer. The semiconductor device further includes an insulator layer disposed over the buffer layer and between the first and second wall of the trench of the dielectric layer. The semiconductor device also includes a second dielectric layer disposed over the first dielectric layer and the insulator layer. Further, the semiconductor device includes a fin structure disposed over the insulator layer and between first and second walls of a trench of the second dielectric layer.

摘要翻译： 公开了一种用于制造半导体器件的半导体器件和方法。 示例性的半导体器件包括：衬底，包括设置在衬底上的第一介电层。 该半导体器件还包括一个缓冲层，该缓冲层设置在该衬底上并且位于介电层沟槽的第一和第二壁之间。 半导体器件还包括设置在缓冲层之上并位于介电层沟槽的第一和第二壁之间的绝缘体层。 半导体器件还包括设置在第一介电层和绝缘体层之上的第二电介质层。 此外，半导体器件包括布置在绝缘体层之上以及第二介电层的沟槽的第一和第二壁之间的翅片结构。

公开(公告)号：US20120238076A1

公开(公告)日：2012-09-20

申请号：US13482029

申请日：2012-05-29

申请人： Chi-Ming Chen ,  Chung-Yi Yu ,  Chia-Shiung Tsai ,  Ho-Yung David Hwang

发明人： Chi-Ming Chen ,  Chung-Yi Yu ,  Chia-Shiung Tsai ,  Ho-Yung David Hwang

IPC分类号： H01L21/20

CPC分类号： C23C16/303 ,  C23C16/4401 ,  C23C16/54 ,  C23C16/56

摘要： Provided is an apparatus. The apparatus includes: a first deposition component that is operable to form a compound over a semiconductor wafer, the compound including at least one of: a III-family element and a V-family element; a second deposition component that is operable to form a passivation layer over the compound; and a transfer component that is operable to move the semiconductor wafer between the first and second deposition components, the transfer component enclosing a space that contains substantially no oxygen and substantially no silicon; wherein the loading component, the first and second deposition components, and the transfer component are all integrated into a single fabrication tool.

摘要翻译： 提供了一种装置。 该装置包括：第一沉积部件，其可操作以在半导体晶片上形成化合物，所述化合物包括III族元素和V族元素中的至少一种; 第二沉积组分，其可操作以在所述化合物上形成钝化层; 以及可操作以在所述第一和第二沉积部件之间移动所述半导体晶片的转移部件，所述转移部件包围基本上不含氧且基本上不含硅的空间; 其中装载部件，第一和第二沉积部件以及传送部件都被集成到单个制造工具中。

公开(公告)号：US08629531B2

公开(公告)日：2014-01-14

申请号：US13030645

申请日：2011-02-18

申请人： Ming Chyi Liu ,  Hsieh Ching Pei ,  Jiun-Lei Yu ,  Chi-Ming Chen ,  Shih-Chang Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

发明人： Ming Chyi Liu ,  Hsieh Ching Pei ,  Jiun-Lei Yu ,  Chi-Ming Chen ,  Shih-Chang Liu ,  Chung-Yi Yu ,  Chia-Shiung Tsai

IPC分类号： H01L21/20 ,  H01L21/18

CPC分类号： H01L29/7787 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/0649 ,  H01L29/107 ,  H01L29/2003 ,  H01L29/66462 ,  H01L33/007 ,  H01L33/12

摘要： The present disclosure provides a semiconductor structure. The semiconductor structure includes a dielectric material layer on a silicon substrate, the dielectric material layer being patterned to define a plurality of regions separated by the dielectric material layer; a first buffer layer disposed on the silicon substrate; a heterogeneous buffer layer disposed on the first buffer layer; and a gallium nitride layer grown on the heterogeneous buffer layer only within the plurality of regions.

摘要翻译： 本公开提供了一种半导体结构。 所述半导体结构包括在硅衬底上的电介质材料层，所述电介质材料层被构图以限定由所述电介质材料层分隔的多个区域; 设置在所述硅衬底上的第一缓冲层; 设置在所述第一缓冲层上的异质缓冲层; 以及仅在多个区域内在异质缓冲层上生长的氮化镓层。