利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

20 条记录 (耗时 0.025 秒)

    System and method for through silicon via yield
    1.
    发明授权
    System and method for through silicon via yield 有权
    通过硅产量的系统和方法

    公开(公告)号：US09153506B2

    公开(公告)日：2015-10-06

    申请号：US13542896

    申请日：2012-07-06

    申请人： Chien Rhone Wang ,  Kewei Zuo ,  Chen-Hua Yu ,  Jing-Cheng Lin ,  Yen-Hsin Liu

    发明人： Chien Rhone Wang ,  Kewei Zuo ,  Chen-Hua Yu ,  Jing-Cheng Lin ,  Yen-Hsin Liu

    IPC分类号： G06F19/00 ,  H01L21/66 ,  H01L21/768

    CPC分类号： H01L22/20 ,  H01L21/76898 ,  H01L22/12

    摘要： The present disclosure provides one embodiment of an integrated circuit (IC) fabrication method to form an IC structure having one or more through silicon via (TSV) features. The IC fabrication method includes performing a plurality of processing steps; collecting physical metrology data from the plurality of processing steps; collecting virtual metrology data from the plurality of processing steps based on the physical metrology data; generating a yield prediction to the IC structure based on the physical metrology data and the virtual metrology data; and identifying an action at an earlier processing step based on the yield prediction.

    摘要翻译： 本公开提供了用于形成具有一个或多个贯穿硅通孔（TSV）特征的IC结构的集成电路（IC）制造方法的一个实施例。 IC制作方法包括执行多个处理步骤; 从多个处理步骤收集物理计量数据; 基于所述物理测量数据从所述多个处理步骤收集虚拟测量数据; 基于物理测量数据和虚拟测量数据，为IC结构生成产量预测; 以及基于所述产量预测在较早的处理步骤中识别动作。

    System and Method for Through Silicon Via Yield
    2.
    发明申请
    System and Method for Through Silicon Via Yield 有权
    通过产量的硅的系统和方法

    公开(公告)号：US20140011301A1

    公开(公告)日：2014-01-09

    申请号：US13542896

    申请日：2012-07-06

    申请人： Chien Rhone Wang ,  Kewei Zuo ,  Chen-Hua Yu ,  Jing-Cheng Lin ,  Yen-Hsin Liu

    发明人： Chien Rhone Wang ,  Kewei Zuo ,  Chen-Hua Yu ,  Jing-Cheng Lin ,  Yen-Hsin Liu

    IPC分类号： H01L21/66 ,  G06F19/00

    CPC分类号： H01L22/20 ,  H01L21/76898 ,  H01L22/12

    摘要： The present disclosure provides one embodiment of an integrated circuit (IC) fabrication method to form an IC structure having one or more through silicon via (TSV) features. The IC fabrication method includes performing a plurality of processing steps; collecting physical metrology data from the plurality of processing steps; collecting virtual metrology data from the plurality of processing steps based on the physical metrology data; generating a yield prediction to the IC structure based on the physical metrology data and the virtual metrology data; and identifying an action at an earlier processing step based on the yield prediction.

    摘要翻译： 本公开提供了用于形成具有一个或多个贯穿硅通孔（TSV）特征的IC结构的集成电路（IC）制造方法的一个实施例。 IC制作方法包括执行多个处理步骤; 从多个处理步骤收集物理计量数据; 基于所述物理测量数据从所述多个处理步骤收集虚拟测量数据; 基于物理测量数据和虚拟测量数据，为IC结构生成产量预测; 以及基于所述产量预测在较早的处理步骤识别动作。

    Near non-adaptive virtual metrology and chamber control
    10.
    发明授权
    Near non-adaptive virtual metrology and chamber control 有权
    近非自适应虚拟计量和室控制

    公开(公告)号：US08433434B2

    公开(公告)日：2013-04-30

    申请号：US12766626

    申请日：2010-04-23

    申请人： Amy Wang ,  Chen-Hua Yu ,  Jean Wang ,  Henry Lo ,  Francis Ko ,  Chih-Wei Lai ,  Kewei Zuo

    发明人： Amy Wang ,  Chen-Hua Yu ,  Jean Wang ,  Henry Lo ,  Francis Ko ,  Chih-Wei Lai ,  Kewei Zuo

    IPC分类号： G06F19/00

    CPC分类号： G05B13/048

    摘要： Embodiments of the present invention relate to a method for a near non-adaptive virtual metrology for wafer processing control. In accordance with an embodiment of the present invention, a method for processing control comprises diagnosing a chamber of a processing tool that processes a wafer to identify a key chamber parameter, and controlling the chamber based on the key chamber parameter if the key chamber parameter can be controlled, or compensating a prediction model by changing to a secondary prediction model if the key chamber parameter cannot be sufficiently controlled.

    摘要翻译： 本发明的实施例涉及一种用于晶片处理控制的近非自适应虚拟测量方法。 根据本发明的实施例，一种用于处理控制的方法包括：诊断处理工具的室，其处理晶片以识别密钥室参数，以及如果密钥室参数可以基于密钥室参数来控制室 如果密钥室参数不能被充分地控制，则通过改变为次级预测模型来控制或补偿预测模型。