利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

21 条记录 (耗时 0.032 秒)

    Method of forming a semiconductor structure
    3.
    发明授权
    Method of forming a semiconductor structure 有权
    形成半导体结构的方法

    公开(公告)号：US08697505B2

    公开(公告)日：2014-04-15

    申请号：US13233356

    申请日：2011-09-15

    申请人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    发明人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    IPC分类号： H01L21/338

    CPC分类号： H01L29/7784 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787

    摘要： A semiconductor structure is disclosed. The semiconductor structure includes a first layer. A second layer is disposed on the first layer and different from the first layer in composition. An interface is between the first layer and the second layer. A third layer is disposed on the second layer. A gate is disposed on the third layer. A source feature and a drain feature are disposed on opposite sides of the gate. Each of the source feature and the drain feature includes a corresponding metal feature at least partially embedded in the second and the third layer. A corresponding intermetallic compound underlies each metal feature. Each intermetallic compound contacts a carrier channel located at the interface.

    摘要翻译： 公开了半导体结构。 半导体结构包括第一层。 第二层设置在第一层上并且与组合物中的第一层不同。 界面在第一层和第二层之间。 第三层设置在第二层上。 门设置在第三层上。 源极特征和漏极特征设置在栅极的相对侧上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二和第三层中的对应金属特征。 相应的金属间化合物是每个金属特征的基础。 每个金属间化合物接触位于界面处的载体通道。

    Semiconductor structure and method of forming the same
    4.
    发明授权
    Semiconductor structure and method of forming the same 有权
    半导体结构及其形成方法

    公开(公告)号：US08507920B2

    公开(公告)日：2013-08-13

    申请号：US13180268

    申请日：2011-07-11

    申请人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    发明人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    IPC分类号： H01L29/778

    CPC分类号： H01L27/11578 ,  H01L21/28575 ,  H01L27/11565 ,  H01L29/0891 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/42376 ,  H01L29/452 ,  H01L29/66462 ,  H01L29/7787

    摘要： An embodiment of the disclosure includes a semiconductor structure. The semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and different from the first III-V compound layer in composition. An interface is defined between the first III-V compound layer and the second III-V compound layer. A gate is disposed on the second III-V compound layer. A source feature and a drain feature are disposed on opposite side of the gate. Each of the source feature and the drain feature includes a corresponding metal feature at least partially embedded in the second III-V compound layer. A corresponding intermetallic compound underlies each metal feature. Each intermetallic compound contacts a carrier channel located at the interface.

    摘要翻译： 本公开的实施例包括半导体结构。 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 在第一III-V化合物层和第二III-V化合物层之间界定界面。 栅极设置在第二III-V复合层上。 源极特征和漏极特征设置在栅极的相对侧上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二III-V化合物层中的对应金属特征。 相应的金属间化合物是每个金属特征的基础。 每个金属间化合物接触位于界面处的载体通道。

    METHOD OF FORMING A SEMICONDUCTOR STRUCTURE
    5.
    发明申请
    METHOD OF FORMING A SEMICONDUCTOR STRUCTURE 有权
    形成半导体结构的方法

    公开(公告)号：US20130069116A1

    公开(公告)日：2013-03-21

    申请号：US13233356

    申请日：2011-09-15

    申请人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    发明人： Po-Chih Chen ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Fu-Chih Yang ,  Chun Lin Tsai

    IPC分类号： H01L29/778 ,  H01L21/335

    CPC分类号： H01L29/7784 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787

    摘要： A semiconductor structure is disclosed. The semiconductor structure includes a first layer. A second layer is disposed on the first layer and different from the first layer in composition. An interface is between the first layer and the second layer. A third layer is disposed on the second layer. A gate is disposed on the third layer. A source feature and a drain feature are disposed on opposite sides of the gate. Each of the source feature and the drain feature includes a corresponding metal feature at least partially embedded in the second and the third layer. A corresponding intermetallic compound underlies each metal feature. Each intermetallic compound contacts a carrier channel located at the interface.

    摘要翻译： 公开了半导体结构。 半导体结构包括第一层。 第二层设置在第一层上并且与组合物中的第一层不同。 界面在第一层和第二层之间。 第三层设置在第二层上。 门设置在第三层上。 源极特征和漏极特征设置在栅极的相对侧上。 源特征和漏极特征中的每一个包括至少部分地嵌入第二和第三层中的对应金属特征。 相应的金属间化合物是每个金属特征的基础。 每个金属间化合物接触位于界面处的载体通道。

    High electron mobility transistor and method of forming the same
    8.
    发明授权
    High electron mobility transistor and method of forming the same 有权
    高电子迁移率晶体管和其形成方法

    公开(公告)号：US08748942B2

    公开(公告)日：2014-06-10

    申请号：US13544711

    申请日：2012-07-09

    申请人： King-Yuen Wong ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Po-Chih Chen ,  Chun-Wei Hsu

    发明人： King-Yuen Wong ,  Chen-Ju Yu ,  Fu-Wei Yao ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Po-Chih Chen ,  Chun-Wei Hsu

    IPC分类号： H01L29/66

    CPC分类号： H01L29/66462 ,  H01L21/0254 ,  H01L27/14689 ,  H01L29/1033 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/42364 ,  H01L29/7787

    摘要： A semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and is different from the first III-V compound layer in composition. A source feature and a drain feature are disposed on the second III-V compound layer. A gate electrode is disposed over the second III-V compound layer between the source feature and the drain feature. A fluorine region is embedded in the second III-V compound layer under the gate electrode. A gate dielectric layer is disposed over the second III-V compound layer. The gate dielectric layer has a fluorine segment on the fluorine region and under at least a portion of the gate electrode.

    摘要翻译： 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 源特征和漏极特征设置在第二III-V复合层上。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层之上。 在栅电极下方的第二III-V化合物层中嵌入有氟区。 栅介质层设置在第二III-V化合物层上。 栅极电介质层在氟区域上具有氟链段，并且在栅电极的至少一部分下方具有氟链段。

    Gallium Nitride Semiconductor Devices and Method Making Thereof
    9.
    发明申请
    Gallium Nitride Semiconductor Devices and Method Making Thereof 有权
    氮化镓半导体器件及其制造方法

    公开(公告)号：US20130112986A1

    公开(公告)日：2013-05-09

    申请号：US13292487

    申请日：2011-11-09

    申请人： Chih-Wen Hsiung ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Fu-Chih Yang

    发明人： Chih-Wen Hsiung ,  Jiun-Lei Jerry Yu ,  Fu-Wei Yao ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Fu-Chih Yang

    IPC分类号： H01L29/205 ,  H01L21/335 ,  B82Y99/00 ,  B82Y40/00

    CPC分类号： H01L29/66462 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/7787

    摘要： The present disclosure relates to an enhancement mode gallium nitride (GaN) transistor device. The GaN transistor device has an electron supply layer located on top of a GaN layer. An etch stop layer (e.g., AlN) is disposed above the electron supply layer. A gate structure is formed on top of the etch stop layer, such that the bottom surface of the gate structure is located vertically above the etch stop layer. The position of etch stop layer in the GaN transistor device stack allows it to both enhance gate definition during processing (e.g., selective etching of the gate structure located on top of the AlN layer) and to act as a gate insulator that reduces gate leakage of the GaN transistor device.

    摘要翻译： 本发明涉及增强型氮化镓（GaN）晶体管器件。 GaN晶体管器件具有位于GaN层顶部的电子供应层。 蚀刻停止层（例如，AlN）设置在电子供应层上方。 栅极结构形成在蚀刻停止层的顶部，使得栅极结构的底表面垂直位于蚀刻停止层上方。 GaN晶体管器件堆叠中的蚀刻停止层的位置允许其在处理期间增强栅极定义（例如，选择性蚀刻位于AlN层顶部的栅极结构），并且用作栅极绝缘体，以减小栅极泄漏 GaN晶体管器件。

    Semiconductor structure and method of forming the same
    10.
    发明授权
    Semiconductor structure and method of forming the same 有权
    半导体结构及其形成方法

    公开(公告)号：US09018677B2

    公开(公告)日：2015-04-28

    申请号：US13270502

    申请日：2011-10-11

    申请人： Fu-Wei Yao ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Chih-Wen Hsiung

    发明人： Fu-Wei Yao ,  Chun-Wei Hsu ,  Chen-Ju Yu ,  Jiun-Lei Jerry Yu ,  Fu-Chih Yang ,  Chih-Wen Hsiung

    IPC分类号： H01L29/66 ,  H01L31/06 ,  H01L31/0256 ,  H01L21/338 ,  H01L21/02 ,  H01L29/778 ,  H01L29/20

    CPC分类号： H01L21/0262 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

    摘要： A semiconductor structure includes a first III-V compound layer. A second III-V compound layer is disposed on the first III-V compound layer and different from the first III-V compound layer in composition. A carrier channel is located between the first III-V compound layer and the second III-V compound layer. A source feature and a drain feature are disposed on the second III-V compound layer. A gate electrode is disposed over the second III-V compound layer between the source feature and the drain feature. A carrier channel depleting layer is disposed on the second III-V compound layer. The carrier channel depleting layer is deposited using plasma and a portion of the carrier channel depleting layer is under at least a portion of the gate electrode.

    摘要翻译： 半导体结构包括第一III-V族化合物层。 第二III-V化合物层设置在第一III-V化合物层上，并且与组合物中的第一III-V化合物层不同。 载体通道位于第一III-V化合物层和第二III-V化合物层之间。 源特征和漏极特征设置在第二III-V复合层上。 栅电极设置在源特征和漏极特征之间的第二III-V化合物层之上。 载体通道耗尽层设置在第二III-V化合物层上。 使用等离子体沉积载流子通道耗尽层，并且载流子通道耗尽层的一部分位于栅电极的至少一部分之下。