利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

27 条记录 (耗时 0.015 秒)

    Circuit and system for addressing memory modules
    5.
    发明申请
    Circuit and system for addressing memory modules 审中-公开
    用于寻址内存模块的电路和系统

    公开(公告)号：US20050052912A1

    公开(公告)日：2005-03-10

    申请号：US10655964

    申请日：2003-09-04

    申请人： Mike Cogdill ,  Idis Martinez ,  Lidia Warnes

    发明人： Mike Cogdill ,  Idis Martinez ,  Lidia Warnes

    IPC分类号： G06F13/16 ,  G06F12/00 ,  G06F13/40 ,  G11C7/00

    CPC分类号： G06F13/4086

    摘要： A circuit and system addressing multiple computer memory modules on the same bus while maintaining proper timing. The circuit includes a transmission line having a dampening impedance between a driver and a branch point of the transmission line. The circuit also has a termination impedance having one end coupled to the transmission line between the dampening impedance and the branch point. The transmission line has branches from the branch point. Individual branches are coupled to at least one memory module interface.

    摘要翻译： 在同一总线上寻址多个计算机内存模块的电路和系统，同时保持正确的时序。 电路包括在驱动器和传输线的分支点之间具有阻尼阻抗的传输线。 电路还具有端接阻抗，其一端耦合到阻尼阻抗和分支点之间的传输线。 传输线具有分支点。 各个分支耦合到至少一个存储器模块接口。

    On-line memory testing
    8.
    发明授权
    On-line memory testing 失效
    在线记忆测试

    公开(公告)号：US08020053B2

    公开(公告)日：2011-09-13

    申请号：US12260917

    申请日：2008-10-29

    申请人： Lidia Warnes ,  Siamak Tavallaei

    发明人： Lidia Warnes ,  Siamak Tavallaei

    IPC分类号： G11C29/00

    CPC分类号： G11C29/52 ,  G11C2029/0407 ,  G11C2029/0409

    摘要： A method of testing on-line and spare memory is disclosed. Such memory may currently store in-use data at some addresses. The testing is initiated upon an occurrence of a pre-selected condition. An address range is determined that excludes at least the addresses currently storing functional data. The address range is subjected to a test pattern, and errors in the address range are reported.

    摘要翻译： 公开了一种测试在线和备用存储器的方法。 这样的存储器当前可能在某些地址存储使用中的数据。 在发生预选条件时开始测试。 确定地址范围至少排除当前存储功能数据的地址。 地址范围受到测试模式的影响，并报告地址范围中的错误。

    Memory module including voltage sense monitoring interface
    9.
    发明授权
    Memory module including voltage sense monitoring interface 有权
    内存模块包括电压检测监控界面

    公开(公告)号：US08018753B2

    公开(公告)日：2011-09-13

    申请号：US12262038

    申请日：2008-10-30

    申请人： Dennis Carr ,  Michael Bozich Calhoun ,  Teddy Lee ,  Lidia Warnes ,  Dan Vu

    发明人： Dennis Carr ,  Michael Bozich Calhoun ,  Teddy Lee ,  Lidia Warnes ,  Dan Vu

    IPC分类号： G11C5/06

    CPC分类号： G11C5/04 ,  G06F1/3225 ,  G11C5/063 ,  G11C5/147

    摘要： Memory devices and systems include a voltage sense line for addressing voltage tolerances across variable loadings. The memory devices and systems comprise a memory module connector with a first plurality of pins coupled to circuitry on a memory module, and a second plurality of pins coupled to power rails on the memory module that enable monitoring of the power rails from external to the memory module.

    摘要翻译： 存储器件和系统包括用于解决跨可变负载的电压容差的电压检测线。 存储器设备和系统包括存储器模块连接器，其具有耦合到存储器模块上的电路的第一多个引脚，以及耦合到存储器模块上的电源轨的第二多个引脚，其能够从外部监视到存储器 模块。

    Modular DIMM carrier and riser slot
    10.
    发明授权
    Modular DIMM carrier and riser slot 失效
    模块化DIMM载体和提升槽

    公开(公告)号：US07729126B2

    公开(公告)日：2010-06-01

    申请号：US11882263

    申请日：2007-07-31

    申请人： Michael Bozich Calhoun ,  Dennis Carr ,  Ricardo Ernesto Espinoza-Ibarra ,  Teddy Lee ,  Lidia Warnes

    发明人： Michael Bozich Calhoun ,  Dennis Carr ,  Ricardo Ernesto Espinoza-Ibarra ,  Teddy Lee ,  Lidia Warnes

    IPC分类号： H05K7/18

    CPC分类号： H01R12/82 ,  H01R27/00

    摘要： A modular DIMM carrier and riser slot device includes a slot section having a slot configured to hold a plurality of memory device planars, a first latch disposed at a first end of the slot section and pivotably connected to the slot section and capable of securing a first end of the memory device planars; a second latch disposed at a second end of the slot section and pivotably connected to the slot section and capable of securing a second end of a first memory device planar, and a third latch pivotably connected to the slot section and disposed intermediate between the first and the second latches, the third latch capable of securing a second end of a second memory device planar. The slot section has an auxiliary slot section defined as an section between the second latch and the third latch. The auxiliary slot section includes a notch for receiving the third latch when the third latch is in a disengaged position, a retention notch that restrains movement of the third latch when the third latch is in an engaged position, and a power and signaling section that includes power and signaling connections usable by one or more of the memory device planars.

    摘要翻译： 模块化的DIMM载体和提升槽设备包括具有配置成保持多个存储器设备平面的槽的槽部分，第一闩锁，其设置在槽部分的第一端处并且可枢转地连接到槽部分并且能够固定第一 内存设备平面结束; 第二闩锁，其设置在所述狭槽部分的第二端处并且可枢转地连接到所述狭槽部分并且能够固定第一存储装置平面的第二端，以及第三闩锁，其可枢转地连接到所述狭槽部分并且设置在所述第一和第 第二锁存器，第三锁存器能够固定第二存储器件平面的第二端。 狭缝部分具有限定为第二闩锁和第三闩锁之间的部分的辅助狭缝部分。 所述辅助槽部包括用于当所述第三闩锁处于分离位置时接收所述第三闩锁的凹口，当所述第三闩锁处于接合位置时限制所述第三闩锁的移动的保持凹口，以及包括 功率和信令连接可由一个或多个存储器设备平面使用。