公开(公告)号：US08816444B2

公开(公告)日：2014-08-26

申请号：US13416862

申请日：2012-03-09

申请人： Clement Hsingjen Wann ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh ,  Ting-Chu Ko ,  Chung-Hsien Chen

发明人： Clement Hsingjen Wann ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh ,  Ting-Chu Ko ,  Chung-Hsien Chen

IPC分类号： H01L27/088

CPC分类号： H01L27/0886 ,  G03F1/00 ,  G06F17/5068 ,  G06F17/5081 ,  H01L21/823821 ,  H01L21/845 ,  H01L23/48 ,  H01L27/0207 ,  H01L29/41791 ,  H01L29/66795 ,  H01L29/7831 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for generating a layout for a device having FinFETs from a first layout for a device having planar transistors is disclosed. The planar layout is analyzed and corresponding FinFET structures are generated in a matching fashion. The resulting FinFET structures are then optimized. Dummy patterns and a new metal layer may be generated before the FinFET layout is verified and outputted.

公开(公告)号：US08799833B2

公开(公告)日：2014-08-05

申请号：US13416907

申请日：2012-03-09

申请人： Clement Hsingjen Wann ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

发明人： Clement Hsingjen Wann ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

IPC分类号： G06F17/50

CPC分类号： G06F17/5068

摘要： A method for generating a layout for a device having FinFETs from a first layout for a device having planar transistors is disclosed. The planar layout is analyzed and corresponding FinFET structures are generated in a matching fashion. The resulting FinFET structures are then optimized. Dummy patterns and a new metal layer may be generated before the FinFET layout is verified and outputted.

公开(公告)号：US08769446B2

公开(公告)日：2014-07-01

申请号：US13227809

申请日：2011-09-08

申请人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

发明人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

IPC分类号： G06F17/50

CPC分类号： G06F17/5072 ,  G03F1/00 ,  G06F17/5068 ,  H01L29/66795

摘要： A method for generating a layout for a device having FinFETs from a first layout for a device having planar transistors is disclosed. A plurality of elongate mandrels is defined in a plurality of active regions. Where adjacent active regions are partially-parallel and within a specified minimum spacing, connective elements are added to a portion of the space between the adjacent active regions to connect the mandrel ends from one active region to another active region.

摘要翻译： 公开了一种用于从具有平面晶体管的器件的第一布局生成具有FinFET的器件的布局的方法。 多个细长心轴被限定在多个有源区域中。 在相邻有源区域部分平行并且在规定的最小间隔内，连接元件被添加到相邻有源区域之间的空间的一部分，以将心轴端部从一个有源区域连接到另一个有源区域。

公开(公告)号：US09035426B2

公开(公告)日：2015-05-19

申请号：US13339160

申请日：2011-12-28

申请人： Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

发明人： Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

IPC分类号： H01L29/70 ,  H01L29/06 ,  H01L29/08 ,  H01L29/417 ,  H01L29/735

CPC分类号： H01L29/6625 ,  H01L21/02532 ,  H01L21/311 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/0804 ,  H01L29/0808 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/41708 ,  H01L29/735

摘要： A bipolar junction transistor (BJT) formed using a fin field-effect transistor (FinFET) complimentary metal-oxide-semiconductor (CMOS) process flow is provided. The BJT includes an emitter fin, a base fin, and a collector fin formed on a substrate. The base fin encloses the emitter fin and collector fin encloses the emitter fin. In some embodiments, the emitter fin, base fin, and collector fin have a square shape when viewed from above and are concentric with each other.

摘要翻译： 提供了使用鳍状场效应晶体管（FinFET）互补金属氧化物半导体（CMOS）工艺流程形成的双极结型晶体管（BJT）。 BJT包括在基板上形成的发射极翅片，基极翅片和集电极翅片。 发射极散热片和收集器散热片包围发射极翅片。 在一些实施例中，当从上方观察并且彼此同心时，发射器翅片，底部翅片和收集器翅片具有正方形形状。

公开(公告)号：US20130168819A1

公开(公告)日：2013-07-04

申请号：US13339160

申请日：2011-12-28

申请人： Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

发明人： Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

IPC分类号： H01L29/70 ,  H01L21/331

CPC分类号： H01L29/6625 ,  H01L21/02532 ,  H01L21/311 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/0804 ,  H01L29/0808 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/41708 ,  H01L29/735

摘要： A bipolar junction transistor (BJT) formed using a fin field-effect transistor (FinFET) complimentary metal-oxide-semiconductor (CMOS) process flow is provided. The BJT includes an emitter fin, a base fin, and a collector fin formed on a substrate. The base fin encloses the emitter fin and collector fin encloses the emitter fin. In some embodiments, the emitter fin, base fin, and collector fin have a square shape when viewed from above and are concentric with each other.

公开(公告)号：US08525267B2

公开(公告)日：2013-09-03

申请号：US12953148

申请日：2010-11-23

申请人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

发明人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

IPC分类号： H01L29/66

CPC分类号： H01L21/823431 ,  H01L21/845 ,  H01L27/1211

摘要： A semiconductor FinFET device includes a plurality of gate lines formed in a first direction, and two types of fin structures. A first type of fin structures is formed in a second direction, and a second type of fin structures formed perpendicular to the first type of fin structures. A contact hole couples to one or more of the second type of fin structures.

摘要翻译： 半导体FinFET器件包括沿第一方向形成的多个栅极线和两种类型的鳍结构。 在第二方向上形成第一类型的翅片结构，以及垂直于第一类型翅片结构形成的第二类型的翅片结构。 接触孔耦合到第二类型的翅片结构中的一个或多个。

公开(公告)号：US20120126326A1

公开(公告)日：2012-05-24

申请号：US12953148

申请日：2010-11-23

申请人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

发明人： Chien-Hsun Wang ,  Chih-Sheng Chang ,  Yi-Tang Lin ,  Ming-Feng Shieh

IPC分类号： H01L27/088

CPC分类号： H01L21/823431 ,  H01L21/845 ,  H01L27/1211

摘要： A semiconductor FinFET device includes a plurality of gate lines formed in a first direction, and two types of fin structures. A first type of fin structures is formed in a second direction, and a second type of fin structures formed perpendicular to the first type of fin structures. A contact hole couples to one or more of the second type of fin structures.

摘要翻译： 半导体FinFET器件包括沿第一方向形成的多个栅极线和两种类型的鳍结构。 在第二方向上形成第一类型的翅片结构，以及垂直于第一类型翅片结构形成的第二类型的翅片结构。 接触孔耦合到第二类型的翅片结构中的一个或多个。

公开(公告)号：US20130174103A1

公开(公告)日：2013-07-04

申请号：US13339646

申请日：2011-12-29

申请人： Ming-Feng Shieh ,  Yi-Tang Lin ,  Chia-Cheng Ho ,  Chih-Sheng Chang

发明人： Ming-Feng Shieh ,  Yi-Tang Lin ,  Chia-Cheng Ho ,  Chih-Sheng Chang

IPC分类号： G06F17/50

CPC分类号： H01L21/823431 ,  G03F1/38 ,  G03F1/70 ,  G03F7/70425 ,  G03F7/70466 ,  H01L21/845

摘要： Methods for forming a single fin fin-like field effect transistor (FinFET) device are disclosed. An exemplary method includes providing a main mask layout and a trim mask layout to form fins of a fin-like field effect transistor (FinFET) device, wherein the main mask layout includes a first masking feature and the trim mask layout includes a second masking feature that defines at least two fins, the first masking feature and the second masking feature having a spatial relationship; and modifying the main mask layout based on the spatial relationship between the first masking feature and the second masking feature, wherein the modifying the main mask layout includes modifying the first masking feature such that a single fin FinFET device is formed using the modified main mask layout and the trim mask layout.

摘要翻译： 公开了形成单个翅片状场效应晶体管（FinFET）器件的方法。 一种示例性方法包括提供主掩模布局和修剪掩模布局以形成鳍状场效应晶体管（FinFET）器件的鳍，其中主掩模布局包括第一掩蔽特征，并且修剪蒙版布局包括第二掩蔽特征 其限定至少两个鳍，所述第一掩蔽特征和所述第二掩蔽特征具有空间关系; 以及基于所述第一掩蔽特征和所述第二掩蔽特征之间的空间关系来修改所述主掩模布局，其中所述修改所述主掩模布局包括修改所述第一掩蔽特征，使得使用所述修改的主掩模布局形成单鳍FinFET器件 和修剪蒙版布局。

公开(公告)号：US08881066B2

公开(公告)日：2014-11-04

申请号：US13339646

申请日：2011-12-29

申请人： Ming-Feng Shieh ,  Yi-Tang Lin ,  Chia-Cheng Ho ,  Chih-Sheng Chang

发明人： Ming-Feng Shieh ,  Yi-Tang Lin ,  Chia-Cheng Ho ,  Chih-Sheng Chang

IPC分类号： G06F17/50

CPC分类号： H01L21/823431 ,  G03F1/38 ,  G03F1/70 ,  G03F7/70425 ,  G03F7/70466 ,  H01L21/845

摘要： Methods for forming a single fin fin-like field effect transistor (FinFET) device are disclosed. An exemplary method includes providing a main mask layout and a trim mask layout to form fins of a fin-like field effect transistor (FinFET) device, wherein the main mask layout includes a first masking feature and the trim mask layout includes a second masking feature that defines at least two fins, the first masking feature and the second masking feature having a spatial relationship; and modifying the main mask layout based on the spatial relationship between the first masking feature and the second masking feature, wherein the modifying the main mask layout includes modifying the first masking feature such that a single fin FinFET device is formed using the modified main mask layout and the trim mask layout.

摘要翻译： 公开了形成单个翅片状场效应晶体管（FinFET）器件的方法。 一种示例性方法包括提供主掩模布局和修剪掩模布局以形成鳍状场效应晶体管（FinFET）器件的鳍，其中主掩模布局包括第一掩蔽特征，并且修剪蒙版布局包括第二掩蔽特征 其限定至少两个鳍，所述第一掩蔽特征和所述第二掩蔽特征具有空间关系; 以及基于所述第一掩蔽特征和所述第二掩蔽特征之间的空间关系来修改所述主掩模布局，其中所述修改所述主掩模布局包括修改所述第一掩蔽特征，使得使用所述修改的主掩模布局形成单鳍FinFET器件 和修剪蒙版布局。

公开(公告)号：US08241823B2

公开(公告)日：2012-08-14

申请号：US13248932

申请日：2011-09-29

申请人： Ming-Feng Shieh ,  Shinn-Sheng Yu ,  Anthony Yen ,  Shao-Ming Yu ,  Chang-Yun Chang ,  Jeff J. Xu ,  Clement Hsingjen Wann

发明人： Ming-Feng Shieh ,  Shinn-Sheng Yu ,  Anthony Yen ,  Shao-Ming Yu ,  Chang-Yun Chang ,  Jeff J. Xu ,  Clement Hsingjen Wann

IPC分类号： G03G5/00 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L27/0203 ,  G03F1/00 ,  G03F1/36 ,  H01L21/3086 ,  H01L21/823431 ,  H01L29/66795

摘要： Provided is a photolithography apparatus including a photomask. The photomask includes a pattern having a plurality of features, in an example, dummy line features. The pattern includes a first region being in the form of a localized on-grid array and a second region where at least one of the features has an increased width. The apparatus may include a second photomask which may define an active region. The feature with an increased width may be adjacent, and outside, the defined active region.

摘要翻译： 提供了一种包括光掩模的光刻设备。 光掩模包括具有多个特征的图案，在示例中为虚线特征。 该图案包括呈局部网格阵列形式的第一区域和其中至少一个特征具有增加的宽度的第二区域。 该装置可以包括可以限定有源区域的第二光掩模。 具有增加的宽度的特征可以与所定义的有效区域相邻并且在外部。