公开(公告)号：US20050243595A1

公开(公告)日：2005-11-03

申请号：US10868578

申请日：2004-06-15

申请人： Darrell Rinerson ,  Christophe Chevallier ,  Philip Swab ,  Steve Hsia ,  John Sanchez ,  Mary Calarrudo ,  Steven Longcor ,  Wayne Kinney

发明人： Darrell Rinerson ,  Christophe Chevallier ,  Philip Swab ,  Steve Hsia ,  John Sanchez ,  Mary Calarrudo ,  Steven Longcor ,  Wayne Kinney

IPC分类号： G11C11/00 ,  G11C11/56 ,  G11C13/02

CPC分类号： G11C13/0011 ,  G11C11/5614 ,  G11C11/5685 ,  G11C13/0007 ,  G11C2213/31 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79

摘要： A memory including a memory element having islands is provided. The memory has address decoding circuitry and an array of memory plugs. The memory plugs include memory element that have island structures of a first material within the bulk of a second material. The island structures are typically nanoparticles. The memory plugs can be placed in a first resistive state at a first write voltage, placed in a second resistive state at a second write voltage, and have its resistive state determined at a read voltage.

摘要翻译： 提供了包括具有岛的存储元件的存储器。 存储器具有地址解码电路和一组存储器插头。 存储器插头包括在第二材料的主体内具有第一材料的岛结构的存储元件。 岛结构通常是纳米颗粒。 存储器插头可以以第一写入电压处于第一电阻状态，以第二写入电压置于第二电阻状态，并且在读取电压下确定其电阻状态。

公开(公告)号：US20050174835A1

公开(公告)日：2005-08-11

申请号：US10773549

申请日：2004-02-06

申请人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Hsia ,  Steven Longcor ,  Christophe Chevallier ,  John Sanchez ,  Philip Swab

发明人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Hsia ,  Steven Longcor ,  Christophe Chevallier ,  John Sanchez ,  Philip Swab

IPC分类号： G11C11/16 ,  G11C11/56 ,  G11C13/00 ,  H01L27/24 ,  G11C11/14

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A treated conductive element is provided. A conductive element can be treated by depositing either a reactive metal or a very thin layer of material on the conductive element. The reactive metal (or very thin layer of material) would typically be sandwiched between the conductive element and an electrode. The structure additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays.

摘要翻译： 提供经处理的导电元件。 可以通过在导电元件上沉积反应性金属或非常薄的材料层来处理导电元件。 反应性金属（或非常薄的材料层）通常将夹在导电元件和电极之间。 该结构还具有非线性IV特性，这在某些阵列中是有利的。

公开(公告)号：US20060245243A1

公开(公告)日：2006-11-02

申请号：US11473005

申请日：2006-06-22

申请人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Hsia ,  Steven Longcor ,  Christophe Chevallier ,  John Sanchez ,  Philip Swab

发明人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Hsia ,  Steven Longcor ,  Christophe Chevallier ,  John Sanchez ,  Philip Swab

IPC分类号： G11C11/14

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A treated conductive element is provided. A conductive element can be treated by depositing either a reactive metal or a very thin layer of material on the conductive element. The reactive metal (or very thin layer of material) would typically be sandwiched between the conductive element and an electrode. The structure additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays.

公开(公告)号：US20060171200A1

公开(公告)日：2006-08-03

申请号：US11095026

申请日：2005-03-30

申请人： Darrell Rinerson ,  Christophe Chevallier ,  Wayne Kinney ,  Roy Lambertson ,  Steven Longcor ,  John Sanchez ,  Lawrence Schloss ,  Philip Swab ,  Edmond Ward

发明人： Darrell Rinerson ,  Christophe Chevallier ,  Wayne Kinney ,  Roy Lambertson ,  Steven Longcor ,  John Sanchez ,  Lawrence Schloss ,  Philip Swab ,  Edmond Ward

IPC分类号： G11C11/34

CPC分类号： H01L45/08 ,  G06F17/5045 ,  G11C11/5685 ,  G11C13/0007 ,  G11C13/0009 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0045 ,  G11C2013/005 ,  G11C2013/009 ,  G11C2213/11 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/53 ,  G11C2213/54 ,  G11C2213/56 ,  G11C2213/71 ,  G11C2213/79 ,  H01L27/2436 ,  H01L27/2481 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1625

摘要： A memory using a mixed valence conductive oxides. The memory includes a mixed valence conductive oxide that is less conductive in its oxygen deficient state and a mixed electronic ionic conductor that is an electrolyte to oxygen and promotes an electric field effective to cause oxygen ionic motion.

摘要翻译： 使用混合价态导电氧化物的记忆。 存储器包括在其缺氧状态下导电性较差的混合价态导电氧化物和作为电解质的氧的混合电子离子导体并且促进有效引起氧离子运动的电场。

公开(公告)号：US20060158998A1

公开(公告)日：2006-07-20

申请号：US11037971

申请日：2005-01-18

申请人： Darrell Rinerson ,  Christophe Chevallier ,  John Sanchez ,  Lawrence Schloss

发明人： Darrell Rinerson ,  Christophe Chevallier ,  John Sanchez ,  Lawrence Schloss

IPC分类号： G11B9/00

CPC分类号： G11B9/08 ,  B82Y10/00 ,  G11B9/1445

摘要： A movable terminal in a two terminal memory array. A storage medium is disposed between two terminals, one of the terminals being movable relative to the second terminal. Either one of the terminals or both terminals might actually move, resulting in one terminal being moved relative to the other terminal. A memory element disposed between the two terminals has a conductance that is responsive to a write voltage across the electrodes.

摘要翻译： 二端存储器阵列中的可动端子。 存储介质设置在两个端子之间，其中一个端子可相对于第二端子移动。 终端或两个终端中的任一个可能实际上移动，导致一个终端相对于另一个终端移动。 设置在两个端子之间的存储元件具有响应电极两端的写入电压的电导。

公开(公告)号：US20100157657A1

公开(公告)日：2010-06-24

申请号：US12653486

申请日：2009-12-14

申请人： Darrell Rinerson ,  Wayne Kinney ,  Edmond R. Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John Sanchez ,  Philip F.S. Swab

发明人： Darrell Rinerson ,  Wayne Kinney ,  Edmond R. Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John Sanchez ,  Philip F.S. Swab

IPC分类号： G11C11/00

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A memory cell including conductive oxide electrodes is disclosed. The memory cell includes a memory element operative to store data as a plurality of resistive states. The memory element includes a layer of a conductive metal oxide (CMO) (e.g., a perovskite) in contact with an electrode that may comprise one or more layers of material. At least one of those layers of material can be a conductive oxide (e.g., a perovskite such as LaSrCoO3-LSCoO or LaNiO3-LNO) that is in contact with the CMO. The conductive oxide layer can be selected as a seed layer operative to provide a good lattice match with and/or a lower crystallization temperature for the CMO. The conductive oxide layer may also be in contact with a metal layer (e.g., Pt). The memory cell additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays, such as non-volatile two-terminal cross-point memory arrays.

摘要翻译： 公开了一种包括导电氧化物电极的存储单元。 存储单元包括用于将数据存储为多个电阻状态的存储元件。 存储元件包括与可包括一层或多层材料的电极接触的导电金属氧化物（CMO）（例如，钙钛矿）层。 这些材料层中的至少一层可以是与CMO接触的导电氧化物（例如，诸如LaSrCoO3-LSCoO或LaNiO3-LNO的钙钛矿）。 可以选择导电氧化物层作为晶种层，以为CMO提供良好的晶格匹配和/或较低的结晶温度。 导电氧化物层也可以与金属层（例如Pt）接触。 存储单元还具有非线性IV特性，这在某些阵列中是有利的，例如非易失性两端交叉点存储阵列。

公开(公告)号：US20080293196A1

公开(公告)日：2008-11-27

申请号：US12215958

申请日：2008-06-30

申请人： Darrell Rinerson ,  Wayne Kinney ,  Edmond R. Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John Sanchez ,  Philip F.S. Swab

发明人： Darrell Rinerson ,  Wayne Kinney ,  Edmond R. Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John Sanchez ,  Philip F.S. Swab

IPC分类号： H01L21/8244

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A treated conductive element is provided. A conductive element can be treated by depositing either a reactive metal or a very thin layer of material on the conductive element. The reactive metal (or very thin layer of material) would typically be sandwiched between the conductive element and an electrode. The structure additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays.

摘要翻译： 提供经处理的导电元件。 可以通过在导电元件上沉积反应性金属或非常薄的材料层来处理导电元件。 反应性金属（或非常薄的材料层）通常将夹在导电元件和电极之间。 该结构还具有非线性IV特性，这在某些阵列中是有利的。

公开(公告)号：US20110186803A1

公开(公告)日：2011-08-04

申请号：US12931967

申请日：2011-02-15

申请人： Darrell Rinerson ,  Wayne Kinney ,  Edmond R. Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John Sanchez ,  Philip F.S. Swab

发明人： Darrell Rinerson ,  Wayne Kinney ,  Edmond R. Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John Sanchez ,  Philip F.S. Swab

IPC分类号： H01L45/00

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A memory cell including conductive oxide electrodes is disclosed. The memory cell includes a memory element operative to store data as a plurality of resistive states. The memory element includes a layer of a conductive metal oxide (CMO) (e.g., a perovskite) in contact with an electrode that may comprise one or more layers of material. At least one of those layers of material can be a conductive oxide (e.g., a perovskite such as LaSrCoO3-LSCoO or LaNiO3-LNO) that is in contact with the CMO. The conductive oxide layer can be selected as a seed layer operative to provide a good lattice match with and/or a lower crystallization temperature for the CMO. The conductive oxide layer may also be in contact with a metal layer (e.g., Pt). The memory cell additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays, such as non-volatile two-terminal cross-point memory arrays.

摘要翻译： 公开了一种包括导电氧化物电极的存储单元。 存储单元包括用于将数据存储为多个电阻状态的存储元件。 存储元件包括与可包括一层或多层材料的电极接触的导电金属氧化物（CMO）（例如，钙钛矿）层。 这些材料层中的至少一层可以是与CMO接触的导电氧化物（例如，诸如LaSrCoO3-LSCoO或LaNiO3-LNO的钙钛矿）。 可以选择导电氧化物层作为晶种层，以为CMO提供良好的晶格匹配和/或较低的结晶温度。 导电氧化物层也可以与金属层（例如Pt）接触。 存储单元还具有非线性IV特性，这在某些阵列中是有利的，例如非易失性两端交叉点存储阵列。

公开(公告)号：US20090045390A1

公开(公告)日：2009-02-19

申请号：US12286723

申请日：2008-10-01

申请人： Darrel Rinerson ,  Wayne Kinney ,  Edmond R. Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John Sanchez ,  Philip F. S. Swab

发明人： Darrel Rinerson ,  Wayne Kinney ,  Edmond R. Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John Sanchez ,  Philip F. S. Swab

IPC分类号： H01L45/00

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A memory cell including conductive oxide electrodes is disclosed. The memory cell includes a memory element operative to store data as a plurality of resistive states. The memory element includes a layer of a conductive metal oxide (CMO) (e.g., a perovskite) in contact with an electrode that may comprise one or more layers of material. At least one of those layers of material can be a conductive oxide (e.g., a perovskite such as LaSrCoO3—LSCoO or LaNiO3—LNO) that is in contact with the CMO. The conductive oxide layer can be selected as a seed layer operative to provide a good lattice match with and/or a lower crystallization temperature for the CMO. The conductive oxide layer may also be in contact with a metal layer (e.g., Pt). The memory cell additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays, such as non-volatile two-terminal cross-point memory arrays.

公开(公告)号：US09166809B2

公开(公告)日：2015-10-20

申请号：US11691757

申请日：2007-03-27

申请人： Shafqat Chowdhury ,  Adam Barrow ,  Krishna Kodakkattil ,  John Sanchez ,  Jennifer Babu ,  Benyam Chekol

发明人： Shafqat Chowdhury ,  Adam Barrow ,  Krishna Kodakkattil ,  John Sanchez ,  Jennifer Babu ,  Benyam Chekol

IPC分类号： H04L12/26 ,  G06F11/36 ,  H04L12/24

CPC分类号： H04L12/2697 ,  G06F11/3688 ,  H04L41/22 ,  H04L43/50

摘要： A test case management subsystem includes a data store, the data store including data relating to a network device. A network testing subsystem is configured to receive an instruction from said test case management subsystem, wherein the instruction includes the data relating to the network device, and execute an automated command line to test the network device.

摘要翻译： 测试用例管理子系统包括数据存储器，数据存储器包括与网络设备有关的数据。 网络测试子系统被配置为从所述测试用例管理子系统接收指令，其中所述指令包括与所述网络设备相关的数据，并执行自动命令行来测试所述网络设备。