公开(公告)号：US06972985B2

公开(公告)日：2005-12-06

申请号：US10868578

申请日：2004-06-15

申请人： Darrell Rinerson ,  Christophe J. Chevallier ,  Philip F. S. Swab ,  Steve Kuo-Ren Hsia ,  John E. Sanchez, Jr. ,  Steven W. Longcor

发明人： Darrell Rinerson ,  Christophe J. Chevallier ,  Philip F. S. Swab ,  Steve Kuo-Ren Hsia ,  John E. Sanchez, Jr. ,  Steven W. Longcor

IPC分类号： G11C11/00 ,  G11C11/56 ,  G11C13/02

CPC分类号： G11C13/0011 ,  G11C11/5614 ,  G11C11/5685 ,  G11C13/0007 ,  G11C2213/31 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79

摘要： A memory including a memory element having islands is provided. The memory has address decoding circuitry and an array of memory plugs. The memory plugs include memory element that have island structures of a first material within the bulk of a second material. The island structures are typically nanoparticles. The memory plugs can be placed in a first resistive state at a first write voltage, placed in a second resistive state at a second write voltage, and have its resistive state determined at a read voltage.

摘要翻译： 提供了包括具有岛的存储元件的存储器。 存储器具有地址解码电路和一组存储器插头。 存储器插头包括在第二材料的主体内具有第一材料的岛结构的存储元件。 岛结构通常是纳米颗粒。 存储器插头可以以第一写入电压处于第一电阻状态，以第二写入电压置于第二电阻状态，并且在读取电压下确定其电阻状态。

公开(公告)号：US08062942B2

公开(公告)日：2011-11-22

申请号：US12215958

申请日：2008-06-30

申请人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John E. Sanchez, Jr. ,  Philip Swab

发明人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John E. Sanchez, Jr. ,  Philip Swab

IPC分类号： H01L21/00

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A treated conductive element is provided. A conductive element can be treated by depositing either a reactive metal or a very thin layer of material on the conductive element. The reactive metal (or very thin layer of material) would typically be sandwiched between the conductive element and an electrode. The structure additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays.

摘要翻译： 提供经处理的导电元件。 可以通过在导电元件上沉积反应性金属或非常薄的材料层来处理导电元件。 反应性金属（或非常薄的材料层）通常将夹在导电元件和电极之间。 该结构还具有非线性IV特性，这在某些阵列中是有利的。

公开(公告)号：US07633790B2

公开(公告)日：2009-12-15

申请号：US12286723

申请日：2008-10-01

申请人： Darrel Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John E. Sanchez, Jr. ,  Philip Swab

发明人： Darrel Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe J. Chevallier ,  John E. Sanchez, Jr. ,  Philip Swab

IPC分类号： G11C11/00

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A memory cell including conductive oxide electrodes is disclosed. The memory cell includes a memory element operative to store data as a plurality of resistive states. The memory element includes a layer of a conductive metal oxide (CMO) (e.g., a perovskite) in contact with an electrode that may comprise one or more layers of material. At least one of those layers of material can be a conductive oxide (e.g., a perovskite such as LaSrCoO3—LSCoO or LaNiO3—LNO) that is in contact with the CMO. The conductive oxide layer can be selected as a seed layer operative to provide a good lattice match with and/or a lower crystallization temperature for the CMO. The conductive oxide layer may also be in contact with a metal layer (e.g., Pt). The memory cell additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays, such as non-volatile two-terminal cross-point memory arrays.

摘要翻译： 公开了一种包括导电氧化物电极的存储单元。 存储单元包括用于将数据存储为多个电阻状态的存储元件。 存储元件包括与可包括一层或多层材料的电极接触的导电金属氧化物（CMO）（例如，钙钛矿）层。 这些材料层中的至少一层可以是与CMO接触的导电氧化物（例如，诸如LaSrCoO3-LSCoO或LaNiO3-LNO的钙钛矿）。 可以选择导电氧化物层作为晶种层，以为CMO提供良好的晶格匹配和/或较低的结晶温度。 导电氧化物层也可以与金属层（例如Pt）接触。 存储单元还具有非线性IV特性，这在某些阵列中是有利的，例如非易失性两端交叉点存储阵列。

公开(公告)号：US07394679B2

公开(公告)日：2008-07-01

申请号：US11473005

申请日：2006-06-22

申请人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe Chevallier ,  John E. Sanchez, Jr. ,  Philip Swab

发明人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe Chevallier ,  John E. Sanchez, Jr. ,  Philip Swab

IPC分类号： G11C11/00

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A treated conductive element is provided. A conductive element can be treated by depositing either a reactive metal or a very thin layer of material on the conductive element. The reactive metal (or very thin layer of material) would typically be sandwiched between the conductive element and an electrode. The structure additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays.

摘要翻译： 提供经处理的导电元件。 可以通过在导电元件上沉积反应性金属或非常薄的材料层来处理导电元件。 反应性金属（或非常薄的材料层）通常将夹在导电元件和电极之间。 该结构还具有非线性IV特性，这在某些阵列中是有利的。

公开(公告)号：US07889539B2

公开(公告)日：2011-02-15

申请号：US12653486

申请日：2009-12-14

申请人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe Chevallier ,  John E. Sanchez, Jr. ,  Philip Swab

发明人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe Chevallier ,  John E. Sanchez, Jr. ,  Philip Swab

IPC分类号： G11C11/00 ,  H01L49/00

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A memory cell including conductive oxide electrodes is disclosed. The memory cell includes a memory element operative to store data as a plurality of resistive states. The memory element includes a layer of a conductive metal oxide (CMO) (e.g., a perovskite) in contact with an electrode that may comprise one or more layers of material. At least one of those layers of material can be a conductive oxide (e.g., a perovskite such as LaSrCoO3-LSCoO or LaNiO3-LNO) that is in contact with the CMO. The conductive oxide layer can be selected as a seed layer operative to provide a good lattice match with and/or a lower crystallization temperature for the CMO. The conductive oxide layer may also be in contact with a metal layer (e.g., Pt). The memory cell additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays, such as non-volatile two-terminal cross-point memory arrays.

公开(公告)号：US07326979B2

公开(公告)日：2008-02-05

申请号：US10665882

申请日：2003-09-19

申请人： Darrell Rinerson ,  Wayne Kinney ,  John E. Sanchez, Jr. ,  Steven W. Longcor ,  Steve Kuo-Ren Hsia ,  Edmond Ward ,  Christophe Chevallier

发明人： Darrell Rinerson ,  Wayne Kinney ,  John E. Sanchez, Jr. ,  Steven W. Longcor ,  Steve Kuo-Ren Hsia ,  Edmond Ward ,  Christophe Chevallier

IPC分类号： H01L29/76

CPC分类号： G11C13/003 ,  G11C11/5685 ,  G11C13/0007 ,  G11C2213/31 ,  G11C2213/72 ,  G11C2213/74 ,  G11C2213/76 ,  H01L27/2418 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/147 ,  H01L45/165

摘要： A multi-resistive state element that uses a treated interface is provided. A memory plug includes at least two electrodes that sandwich a multi-resistive state element. Using different treatments on both electrode/multi-resistive state element interfaces improves the memory properties of the entire memory device.

摘要翻译： 提供了使用处理接口的多电阻状态元素。 存储插头包括夹着多电阻状态元件的至少两个电极。 在电极/多电阻状态元件接口上使用不同的处理可改善整个存储器件的存储器特性。

公开(公告)号：US07082052B2

公开(公告)日：2006-07-25

申请号：US10773549

申请日：2004-02-06

申请人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe Chevallier ,  John E. Sanchez, Jr. ,  Philip Swab

发明人： Darrell Rinerson ,  Wayne Kinney ,  Edmond Ward ,  Steve Kuo-Ren Hsia ,  Steven W. Longcor ,  Christophe Chevallier ,  John E. Sanchez, Jr. ,  Philip Swab

IPC分类号： G11C11/14

CPC分类号： H01L27/2463 ,  G11C11/16 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/009 ,  G11C2213/15 ,  G11C2213/31 ,  G11C2213/32 ,  G11C2213/71 ,  G11C2213/77 ,  G11C2213/79 ,  H01L27/24 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1633 ,  H01L45/1658

摘要： A treated conductive element is provided. A conductive element can be treated by depositing either a reactive metal or a very thin layer of material on the conductive element. The reactive metal (or very thin layer of material) would typically be sandwiched between the conductive element and an electrode. The structure additionally exhibits non-linear IV characteristics, which can be favorable in certain arrays.

摘要翻译： 提供经处理的导电元件。 可以通过在导电元件上沉积反应性金属或非常薄的材料层来处理导电元件。 反应性金属（或非常薄的材料层）通常将夹在导电元件和电极之间。 该结构还具有非线性IV特性，这在某些阵列中是有利的。

公开(公告)号：US07701834B2

公开(公告)日：2010-04-20

申请号：US11037971

申请日：2005-01-18

申请人： Darrell Rinerson ,  Christophe Chevallier ,  John E. Sanchez, Jr. ,  Lawerence Schloss

发明人： Darrell Rinerson ,  Christophe Chevallier ,  John E. Sanchez, Jr. ,  Lawerence Schloss

IPC分类号： G11B9/00

CPC分类号： G11B9/08 ,  B82Y10/00 ,  G11B9/1445

摘要： A movable terminal in a two terminal memory array. A storage medium is disposed between two terminals, one of the terminals being movable relative to the second terminal. Either one of the terminals or both terminals might actually move, resulting in one terminal being moved relative to the other terminal. A memory element disposed between the two terminals has a conductance that is responsive to a write voltage across the electrodes.

摘要翻译： 二端存储器阵列中的可动端子。 存储介质设置在两个端子之间，其中一个端子可相对于第二端子移动。 终端或两个终端中的任一个可能实际上移动，导致一个终端相对于另一个终端移动。 设置在两个端子之间的存储元件具有响应电极两端的写入电压的电导。

公开(公告)号：US06836017B2

公开(公告)日：2004-12-28

申请号：US10759170

申请日：2004-01-20

申请人： Minh Van Ngo ,  Christy Mei-Chu Woo ,  Steven C. Avanzino ,  John E. Sanchez, Jr. ,  Suzette K. Pangrle

发明人： Minh Van Ngo ,  Christy Mei-Chu Woo ,  Steven C. Avanzino ,  John E. Sanchez, Jr. ,  Suzette K. Pangrle

IPC分类号： H01L2348

CPC分类号： H01L21/76831 ,  H01L21/76807

摘要： Low-k ILDs are protected from degradation during damascene processing by depositing a thin, conformal silicon carbide liner with a silicon-rich surface before barrier metal layer deposition. Embodiments include forming a dual damascene opening in porous low-k dielectric layers, depositing a thin silicon carbide liner with a silicon-rich surface lining the opening, depositing a barrier metal layer, such as a Ta/TaN composite, and filling the opening with Cu.

摘要翻译： 通过在阻挡金属层沉积之前沉积具有富硅表面的薄的，保形的碳化硅衬垫，可以防止在大马士革加工过程中低k ILD降解。 实施例包括在多孔低k电介质层中形成双镶嵌开口，沉积具有衬在开口上的富硅表面的薄碳化硅衬垫，沉积阻挡金属层，例如Ta / TaN复合材料，并用 铜。

公开(公告)号：US06617176B1

公开(公告)日：2003-09-09

申请号：US10152861

申请日：2002-05-21

申请人： John E. Sanchez, Jr. ,  Pin-Chin Connie Wang ,  Christy Mei-Chu Woo ,  Paul R. Besser

发明人： John E. Sanchez, Jr. ,  Pin-Chin Connie Wang ,  Christy Mei-Chu Woo ,  Paul R. Besser

IPC分类号： H01L2166

CPC分类号： H01L22/24 ,  G01N1/32 ,  H01L22/34

摘要： A method (M) of determining the effectiveness of a deposited thin conformal barrier layer (30) by forming a test specimen and measuring the copper (Cu) penetration from a metallization layer (40) through the barrier layer (30) (e.g., refractory metals, their nitrides, their carbides, or their other compounds), through a thin insulating dielectric layer (20) (e.g., SiO2), and into a semiconductor (10) substrate (e.g., Si), wherein the interaction between the migrating metal ions and the semiconductor ions are detected/monitored, and wherein the detection/monitoring comprises (1) stripping at least a portion of the insulating dielectric layer (20) and the barrier layer (30) and (2) examining the semiconductor substrate (10) surface of the test specimen, thereby improving interconnect reliability, enhancing electromigration resistance, improving corrosion resistance, reducing copper diffusion, and a test specimen device thereby formed.

摘要翻译： 通过形成测试样品并测量从金属化层（40）穿过阻挡层（30）（例如耐火材料）的铜（Cu）渗透性来确定沉积的薄共形阻挡层（30）的有效性的方法（M） 金属，其氮化物，它们的碳化物或其它化合物）通过薄的绝缘介电层（20）（例如SiO 2）和半导体（10）衬底（例如Si）中，其中迁移金属 离子和半导体离子被检测/监测，并且其中检测/监测包括（1）剥离绝缘介电层（20）和阻挡层（30）的至少一部分和（2）检查半导体衬底（10） ）表面，从而提高互连可靠性，提高耐迁移性，提高耐腐蚀性，减少铜扩散，从而形成试样装置。