利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

11 条记录 (耗时 0.021 秒)

    Embedded metal nanocrystals
    1.
    发明授权
    Embedded metal nanocrystals 失效
    嵌入金属纳米晶体

    公开(公告)号：US06743709B2

    公开(公告)日：2004-06-01

    申请号：US10210993

    申请日：2002-08-05

    申请人： Edwin C. Kan ,  Zengtao Liu ,  Venkatasubraman Narayanan

    发明人： Edwin C. Kan ,  Zengtao Liu ,  Venkatasubraman Narayanan

    IPC分类号： H01L214763

    CPC分类号： B82Y10/00 ,  H01L21/2855 ,  H01L29/42332

    摘要： Low resistance metal/semiconductor and metal/insulator contacts incorporate metal nanocrystals embedded in another metal having a different work function. The contacts are fabricated by placing a wetting layer of a first metal on a substrate, which may be a semiconductor or an insulator and then heating to form nanocrystals on the semiconductor or insulator surface. A second metal having a different work function than the first is then deposited on the surface so that the nanocrystals are embedded in the second material.

    摘要翻译： 低电阻金属/半导体和金属/绝缘体触点并入嵌入另一种具有不同功函数的金属中的金属纳米晶体。 通过将第一金属的润湿层放置在可以是半导体或绝缘体的衬底上，然后加热以在半导体或绝缘体表面上形成纳米晶体来制造触点。 然后将具有与第一种功能不同的功函的第二金属沉积在表面上，使得纳米晶体嵌入第二材料中。

    Multibit metal nanocrystal memories and fabrication
    3.
    发明授权
    Multibit metal nanocrystal memories and fabrication 有权
    多位金属纳米晶体的记忆和制作

    公开(公告)号：US07259984B2

    公开(公告)日：2007-08-21

    申请号：US10718662

    申请日：2003-11-24

    申请人： Edwin C. Kan ,  Zengtao Liu ,  Chungho Lee

    发明人： Edwin C. Kan ,  Zengtao Liu ,  Chungho Lee

    IPC分类号： G11C11/34

    CPC分类号： H01L21/28273 ,  B82Y10/00 ,  G11C11/5671 ,  G11C16/0475 ,  G11C16/0491 ,  G11C2216/06

    摘要： Metal nanocrystal memories are fabricated to include higher density states, stronger coupling with the channel, and better size scalability, than has been available with semiconductor nanocrystal devices. A self-assembled nanocrystal formation process by rapid thermal annealing of ultra thin metal film deposited on top of gate oxide is integrated with NMOSFET to fabricate such devices. Devices with Au, Ag, and Pt nanocrystals working in the F-N tunneling regime, with hot-carrier injection as the programming mechanism, demonstrate retention times up to 106s, and provide 2-bit-per-cell storage capability.

    摘要翻译： 金属纳米晶体存储器被制造成包括比半导体纳米晶体器件可用的更高密度状态，更强的与沟道的耦合以及更好的尺寸可扩展性。 通过沉积在栅极氧化物顶部的超薄金属膜的快速热退火的自组装纳米晶体形成工艺与NMOSFET集成以制造这种器件。 具有在FN隧穿状态下工作的Au，Ag和Pt纳米晶体的器件以热载流子注入作为编程机制，证明保留时间高达10 6，并提供2位/ 细胞储存能力。

    NONVOLATILE FLASH MEMORY STRUCTURES INCLUDING FULLERENE MOLECULES AND METHODS FOR MANUFACTURING THE SAME
    4.
    发明申请
    NONVOLATILE FLASH MEMORY STRUCTURES INCLUDING FULLERENE MOLECULES AND METHODS FOR MANUFACTURING THE SAME 审中-公开
    非易失性闪存存储器结构，包括富勒烯分子及其制造方法

    公开(公告)号：US20120012919A1

    公开(公告)日：2012-01-19

    申请号：US13188077

    申请日：2011-07-21

    申请人： Edwin C. Kan ,  Qianying Xu ,  Ramesh Sivarajan ,  Henning Richter ,  Viktor Vejins

    发明人： Edwin C. Kan ,  Qianying Xu ,  Ramesh Sivarajan ,  Henning Richter ,  Viktor Vejins

    IPC分类号： H01L29/788 ,  H01L21/28 ,  H01L21/336 ,  B82Y99/00 ,  B82Y40/00

    CPC分类号： H01L29/7883 ,  B82Y10/00 ,  G11C16/0408 ,  G11C16/0466 ,  G11C16/10 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/40114 ,  H01L29/40117 ,  H01L29/42324 ,  H01L29/51 ,  H01L29/513

    摘要： Embodiments of tunneling barriers and methods for same can embed molecules exhibiting a monodispersion characteristic into a dielectric layer (e.g., between first and second layers forming a dielectric layer). In one embodiment, by embedding C60 molecules inbetween first and second insulating layers forming a dielectric layer, a field sensitive tunneling barrier can be implemented. In one embodiment, the tunneling barrier can be between a floating gate and a channel in a semiconductor structure. In one embodiment, a tunneling film can be used in nonvolatile memory applications where C60 provides accessible energy levels to prompt resonant tunneling through the dielectric layer upon voltage application. Embodiments also contemplate engineered fullerene molecules incorporated within the context of at least one of a tunneling dielectric and a floating gate within a nonvolatile flash memory structure.

    摘要翻译： 隧道势垒的实施例及其方法可以将表现出单分散特性的分子嵌入电介质层（例如，形成介电层的第一和第二层之间）。 在一个实施例中，通过将C60分子嵌入形成电介质层的第一和第二绝缘层之间，可以实现场敏感隧道势垒。 在一个实施例中，隧道势垒可以在浮动栅极和半导体结构中的沟道之间。 在一个实施例中，可以在非易失性存储器应用中使用隧穿膜，其中C60提供可接近的能级，以在施加电压时提供谐振隧道穿过电介质层。 实施例还考虑了在非易失性闪存结构内的隧道电介质和浮栅中的至少一个的上下文中并入的工程化富勒烯分子。

    Pulsed wave interconnect
    6.
    发明申请
    Pulsed wave interconnect 有权
    脉冲波互连

    公开(公告)号：US20080219293A1

    公开(公告)日：2008-09-11

    申请号：US11411228

    申请日：2006-04-26

    申请人： Pingshan Wang ,  Edwin C. Kan

    发明人： Pingshan Wang ,  Edwin C. Kan

    IPC分类号： H04J3/00

    CPC分类号： H04B3/144 ,  H03K5/06 ,  H04B3/50

    摘要： A method for transmitting signals along an interconnect in a VLSI system comprising receivers is disclosed. The VLSI based systems operate in the high Giga hertz range. The signals are transmitted along the interconnect as a localized wave packet i.e. as a pulse. The interconnect may be either electrically linear or nonlinear in nature.

    摘要翻译： 公开了一种用于在包括接收机的VLSI系统中沿着互连传输信号的方法。 基于VLSI的系统在高千兆赫兹范围内工作。 信号沿着互连件作为局部波包即脉冲传输。 互连可以是电线性的或非线性的。

    Permalloy loaded transmission lines for high-speed interconnect applications
    7.
    发明授权
    Permalloy loaded transmission lines for high-speed interconnect applications 有权
    坡莫合金加载传输线用于高速互连应用

    公开(公告)号：US07304555B2

    公开(公告)日：2007-12-04

    申请号：US11018924

    申请日：2004-12-22

    申请人： Pingshan Wang ,  Edwin C. Kan

    发明人： Pingshan Wang ,  Edwin C. Kan

    IPC分类号： H01P3/08

    CPC分类号： H01P3/08

    摘要： To facilitate high frequency operation, transmission lines for high-speed interconnect applications in CMOS technologies are loaded with patterned permalloy or other ferromagnetic material films. Patterning the permalloy films as a plurality of segments results in control of the domain structures in the permalloy segments such that ferromagnetic resonance (FMR) effects are eliminated and eddy-current effects are reduced, thereby allowing operation of the transmission lines at frequencies of 20 GHz or higher. In addition, the patterned permalloy reduces the magnetic field coupling between two adjacent transmission lines. A novel ferromagnetic thin film characterization method is also employed to measure the microwave permeability of the patterned permalloy films and verify their high frequency operational characteristics.

    摘要翻译： 为了便于高频操作，CMOS技术中用于高速互连应用的传输线被加载有图案化的坡莫合金或其它铁磁材料膜。 将坡莫合金膜图案化为多个段导致对坡莫合金段中的畴结构的控制，使得铁磁共振（FMR）效应被消除并且涡流效应被降低，从而允许在20GHz的频率下运行传输线 或更高。 此外，图案化的坡莫合金减少了两个相邻传输线之间的磁场耦合。 还采用新型的铁磁薄膜表征方法来测量图案化坡莫合金薄膜的微波渗透性，并验证其高频操作特性。

    Nonvolatile memory and methods for manufacturing the same with molecule-engineered tunneling barriers
    8.
    发明授权
    Nonvolatile memory and methods for manufacturing the same with molecule-engineered tunneling barriers 有权
    非挥发性记忆及其制备与分子工程隧道屏障相同的方法

    公开(公告)号：US08542540B2

    公开(公告)日：2013-09-24

    申请号：US12748253

    申请日：2010-03-26

    申请人： Edwin C. Kan ,  Tuo-Hung Hou

    发明人： Edwin C. Kan ,  Tuo-Hung Hou

    IPC分类号： G11C11/34

    CPC分类号： H01L27/11568 ,  B82Y10/00 ,  G11C16/0466 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11521

    摘要： Embodiments of tunneling barriers and methods for same can embed modules exhibiting a monodispersion characteristic into a dielectric layer (e.g., between first and second layers forming a dielectric layer). In one embodiment, by embedding C60 molecules inbetween first and second insulating layers forming a dielectric layer, a field sensitive tunneling barrier can be implemented. In one embodiment, the tunneling barrier can be between a floating gate and a channel in a semiconductor structure. In one embodiment, a tunneling film can be used in nonvolatile memory applications where C60 provides accessible energy levels to prompt resonant tunneling through the dielectric layer upon voltage application.

    摘要翻译： 隧道势垒的实施例及其方法可以将表现出单分散特性的模块嵌入电介质层（例如，形成介电层的第一和第二层之间）。 在一个实施例中，通过将C60分子嵌入形成电介质层的第一和第二绝缘层之间，可以实现场敏感隧道势垒。 在一个实施例中，隧道势垒可以在浮动栅极和半导体结构中的沟道之间。 在一个实施例中，可以在非易失性存储器应用中使用隧穿膜，其中C60提供可接近的能级，以在施加电压时提供谐振隧道穿过电介质层。

    Pulsed wave interconnect
    9.
    发明授权
    Pulsed wave interconnect 有权
    脉冲波互连

    公开(公告)号：US07848222B2

    公开(公告)日：2010-12-07

    申请号：US11411228

    申请日：2006-04-26

    申请人： Pingshan Wang ,  Edwin C. Kan

    发明人： Pingshan Wang ,  Edwin C. Kan

    IPC分类号： H04J7/00

    CPC分类号： H04B3/144 ,  H03K5/06 ,  H04B3/50

    摘要： A method for transmitting signals along an interconnect in a VLSI system comprising receivers is disclosed. The VLSI based systems operate in the high Giga hertz range. The signals are transmitted along the interconnect as a localized wave packet i.e. as a pulse. The interconnect may be either electrically linear or nonlinear in nature.

    摘要翻译： 公开了一种用于在包括接收机的VLSI系统中沿着互连传输信号的方法。 基于VLSI的系统在高千兆赫兹范围内工作。 信号沿着互连件作为局部波包即脉冲传输。 互连可以是电线性的或非线性的。

    NONVOLATILE MEMORY AND METHODS FOR MANUFACTURING THE SAME WITH MOLECULE-ENGINEERED TUNNELING BARRIERS
    10.
    发明申请
    NONVOLATILE MEMORY AND METHODS FOR MANUFACTURING THE SAME WITH MOLECULE-ENGINEERED TUNNELING BARRIERS 有权
    非易失性存储器及其与分子工程隧道障碍物的制造方法

    公开(公告)号：US20100246269A1

    公开(公告)日：2010-09-30

    申请号：US12748253

    申请日：2010-03-26

    申请人： Edwin C. Kan ,  Tuo-Hung Hou

    发明人： Edwin C. Kan ,  Tuo-Hung Hou

    IPC分类号： G11C16/04 ,  H01L27/115 ,  H01L21/336

    CPC分类号： H01L27/11568 ,  B82Y10/00 ,  G11C16/0466 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/11521

    摘要： Embodiments of tunneling barriers and methods for same can embed modules exhibiting a monodispersion characteristic into a dielectric layer (e.g., between first and second layers forming a dielectric layer). In one embodiment, by embedding C60 molecules inbetween first and second insulating layers forming a dielectric layer, a field sensitive tunneling barrier can be implemented. In one embodiment, the tunneling barrier can be between a floating gate and a channel in a semiconductor structure. In one embodiment, a tunneling film can be used in nonvolatile memory applications where C60 provides accessible energy levels to prompt resonant tunneling through the dielectric layer upon voltage application.

    摘要翻译： 隧道势垒的实施例及其方法可以将表现出单分散特性的模块嵌入电介质层（例如，形成介电层的第一和第二层之间）。 在一个实施例中，通过将C60分子嵌入形成电介质层的第一和第二绝缘层之间，可以实现场敏感隧道势垒。 在一个实施例中，隧道势垒可以在浮动栅极和半导体结构中的沟道之间。 在一个实施例中，可以在非易失性存储器应用中使用隧穿膜，其中C60提供可接近的能级，以在施加电压时提供谐振隧道穿过电介质层。