利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

116 条记录 (耗时 0.025 秒)

    MECHANISM FOR SAVING AND RETRIEVING MICRO-ARCHITECTURE CONTEXT
    1.
    发明申请
    MECHANISM FOR SAVING AND RETRIEVING MICRO-ARCHITECTURE CONTEXT 审中-公开
    保存和检索微架构语境的机制

    公开(公告)号：US20140325184A1

    公开(公告)日：2014-10-30

    申请号：US13993668

    申请日：2012-03-30

    申请人： Efraim Rotem ,  Eliezer Weissamann ,  Boris Ginzburg ,  Alon Naveh ,  Nadav Shulman ,  Ronny Ronen

    发明人： Efraim Rotem ,  Eliezer Weissamann ,  Boris Ginzburg ,  Alon Naveh ,  Nadav Shulman ,  Ronny Ronen

    IPC分类号： G06F9/30

    CPC分类号： G06F9/30083 ,  G06F1/3243 ,  G06F9/3836 ,  G06F9/4552 ,  G06F11/3062 ,  G06F11/3409 ,  G06F2201/865 ,  Y02D10/152 ,  Y02D10/34

    摘要： A processor saves micro-architectural contexts to increase the efficiency of code execution and power management. Power management hardware during runtime monitors execution of a code block. The code block has been compiled to have a reserved space appended to one end of the code block. The reserved space includes a metadata block associated with the code block or an identifier of the metadata block. The hardware stores a micro-architectural context of the processor in the metadata block. The micro-architectural context includes performance data resulting from a first execution of the code block. The hardware reads the metadata block upon a second execution of the code block and tunes the second execution based on the performance data.

    摘要翻译： 处理器可以节省微架构上下文以提高代码执行和电源管理的效率。 运行期间的电源管理硬件监视代码块的执行。 代码块已被编译成在代码块的一端附加保留空间。 保留空间包括与代码块相关联的元数据块或元数据块的标识符。 硬件将处理器的微架构上下文存储在元数据块中。 微架构上下文包括由代码块的第一次执行产生的性能数据。 硬件在代码块的第二次执行时读取元数据块，并根据性能数据调整第二次执行。

    Controlling current transients in a processor
    7.
    发明授权
    Controlling current transients in a processor 有权
    控制处理器中的电流瞬变

    公开(公告)号：US09092210B2

    公开(公告)日：2015-07-28

    申请号：US13307529

    申请日：2011-11-30

    申请人： Efraim Rotem ,  Nir Rosenzweig ,  Doron Rajwan ,  Nadav Shulman ,  Alon Naveh ,  Eliezer Weissmann ,  Michael Zelikson

    发明人： Efraim Rotem ,  Nir Rosenzweig ,  Doron Rajwan ,  Nadav Shulman ,  Alon Naveh ,  Eliezer Weissmann ,  Michael Zelikson

    IPC分类号： G06F1/30 ,  G06F1/28 ,  G06F1/32

    CPC分类号： G06F1/30 ,  G06F1/28 ,  G06F1/3206

    摘要： In one embodiment, a processor includes a core with a front end unit, at least one execution unit, and a back end unit. Multiple voltage drop detectors can be located within the core each to output a voltage drop signal when a detected voltage falls below a threshold voltage. In turn, a current transient logic coupled to receive the voltage drop signals can control a micro-architectural parameter of at least one of the front end unit, execution unit and back end unit responsive to receipt of a voltage drop signal. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，处理器包括具有前端单元的核心，至少一个执行单元和后端单元。 当检测到的电压低于阈值电压时，多个电压降检测器可以位于每个核心内以输出电压降信号。 反过来，耦合以接收电压降信号的电流瞬态逻辑可以响应于接收到电压降信号而控制前端单元，执行单元和后端单元中的至少一个的微架构参数。 描述和要求保护其他实施例。

    Controlling Current Transients In A Processor
    8.
    发明申请
    Controlling Current Transients In A Processor 有权
    控制处理器中的电流瞬变

    公开(公告)号：US20120166854A1

    公开(公告)日：2012-06-28

    申请号：US13307529

    申请日：2011-11-30

    申请人： Efraim Rotem ,  Nir Rosenzweig ,  Doron Rajwan ,  Nadav Shulman ,  Alon Naveh ,  Eliezer Weissmann ,  Michael Zelikson

    发明人： Efraim Rotem ,  Nir Rosenzweig ,  Doron Rajwan ,  Nadav Shulman ,  Alon Naveh ,  Eliezer Weissmann ,  Michael Zelikson

    IPC分类号： G06F1/26

    CPC分类号： G06F1/30 ,  G06F1/28 ,  G06F1/3206

    摘要： In one embodiment, a processor includes a core with a front end unit, at least one execution unit, and a back end unit. Multiple voltage drop detectors can be located within the core each to output a voltage drop signal when a detected voltage falls below a threshold voltage. In turn, a current transient logic coupled to receive the voltage drop signals can control a micro-architectural parameter of at least one of the front end unit, execution unit and back end unit responsive to receipt of a voltage drop signal. Other embodiments are described and claimed.

    摘要翻译： 在一个实施例中，处理器包括具有前端单元的核心，至少一个执行单元和后端单元。 当检测到的电压低于阈值电压时，多个电压降检测器可以位于每个核心内以输出电压降信号。 反过来，耦合以接收电压降信号的电流瞬态逻辑可以响应于接收到电压降信号而控制前端单元，执行单元和后端单元中的至少一个的微架构参数。 描述和要求保护其他实施例。