利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

10 条记录 (耗时 0.027 秒)

    Package level power state optimization
    6.
    发明授权
    Package level power state optimization 有权
    封装级电源状态优化

    公开(公告)号：US09026829B2

    公开(公告)日：2015-05-05

    申请号：US12890652

    申请日：2010-09-25

    申请人： Eliezer Weissmann ,  Alon Naveh ,  Nadav Shulman ,  Hisham Abu Salah ,  Dan Baum

    发明人： Eliezer Weissmann ,  Alon Naveh ,  Nadav Shulman ,  Hisham Abu Salah ,  Dan Baum

    IPC分类号： G06F1/26 ,  G06F1/32 ,  G06F12/08

    CPC分类号： G06F1/3203 ,  G06F12/0804 ,  G06F2212/1028 ,  Y02D10/13

    摘要： Methods and apparatus to optimize package level power state usage are described. In one embodiment, a processor control logic receives a request to enter a lower power consumption state (such as a package level deeper sleep state). The control logic determines the time difference or delta between a last entry into the lower power consumption state and the current time. The control logic then causes the flushing of a last level cache based on a comparison of the time difference and a threshold value corresponding to the lower power consumption state. Other embodiments are also claimed and disclosed.

    摘要翻译： 描述了优化封装级功率状态使用的方法和设备。 在一个实施例中，处理器控制逻辑接收到进入较低功耗状态（诸如封装级更深的睡眠状态）的请求。 控制逻辑确定进入较低功耗状态的最后一个入口与当前时间之间的时差或增量。 然后，控制逻辑基于时间差与对应于较低功耗状态的阈值的比较，引起最后一级高速缓冲存储器的刷新。 还要求和公开其它实施例。

    PACKAGE LEVEL POWER STATE OPTIMIZATION
    7.
    发明申请
    PACKAGE LEVEL POWER STATE OPTIMIZATION 有权
    封装级电源优化

    公开(公告)号：US20120079304A1

    公开(公告)日：2012-03-29

    申请号：US12890652

    申请日：2010-09-25

    申请人： Eliezer Weissmann ,  Alon Naveh ,  Nadav Shulman ,  Hisham Abu Salah ,  Dan Baum

    发明人： Eliezer Weissmann ,  Alon Naveh ,  Nadav Shulman ,  Hisham Abu Salah ,  Dan Baum

    IPC分类号： G06F1/32 ,  G06F12/08

    CPC分类号： G06F1/3203 ,  G06F12/0804 ,  G06F2212/1028 ,  Y02D10/13

    摘要： Methods and apparatus to optimize package level power state usage are described. In one embodiment, a processor control logic receives a request to enter a lower power consumption state (such as a package level deeper sleep state). The control logic determines the time difference or delta between a last entry into the lower power consumption state and the current time. The control logic then causes the flushing of a last level cache based on a comparison of the time difference and a threshold value corresponding to the lower power consumption state. Other embodiments are also claimed and disclosed.

    摘要翻译： 描述了优化封装级功率状态使用的方法和设备。 在一个实施例中，处理器控制逻辑接收到进入较低功耗状态（诸如封装级更深的睡眠状态）的请求。 控制逻辑确定进入较低功耗状态的最后一个入口与当前时间之间的时差或增量。 然后，控制逻辑基于时间差与对应于较低功耗状态的阈值的比较，引起最后一级高速缓冲存储器的刷新。 还要求和公开其它实施例。

    INTERNAL COMMUNICATION INTERCONNECT SCALABILITY
    10.
    发明申请
    INTERNAL COMMUNICATION INTERCONNECT SCALABILITY 有权
    内部通信互连可扩展性

    公开(公告)号：US20140258740A1

    公开(公告)日：2014-09-11

    申请号：US13793684

    申请日：2013-03-11

    申请人： Nir Rosenzweig ,  Evgeny Bolotin ,  Guy Satat ,  Hisham Abu Salah

    发明人： Nir Rosenzweig ,  Evgeny Bolotin ,  Guy Satat ,  Hisham Abu Salah

    IPC分类号： G06F1/26

    CPC分类号： G06F1/3203 ,  G06F1/26 ,  G06F1/324 ,  G06F9/38 ,  H03K3/0315 ,  H03L7/08 ,  Y02D10/126

    摘要： Interconnect frequency control technologies of adjusting an operating frequency of a communication interconnect between an integrated circuit comprising multiple functional hardware units are described. A power management unit (PMU) is configured to collect workload data from the functional hardware units and determine a workload metric from the workload data. The PMU adjusts an operating frequency of the communication interconnect in view of the workload metric.

    摘要翻译： 描述了在包括多个功能硬件单元的集成电路之间调整通信互连的工作频率的互连频率控制技术。 电力管理单元（PMU）被配置为从功能硬件单元收集工作负载数据，并从工作负载数据确定工作负载度量。 PMU根据工作量度量调整通信互连的工作频率。