利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

16 条记录 (耗时 0.025 秒)

    Methods And Apparatuses For Efficient Load Processing Using Buffers
    2.
    发明申请
    Methods And Apparatuses For Efficient Load Processing Using Buffers 有权
    使用缓冲器高效加载处理的方法和设备

    公开(公告)号：US20110154002A1

    公开(公告)日：2011-06-23

    申请号：US12640707

    申请日：2009-12-17

    申请人： Wei Liu ,  Youfeng Wu ,  Christopher B. Wilkerson ,  Herbert H. Hum

    发明人： Wei Liu ,  Youfeng Wu ,  Christopher B. Wilkerson ,  Herbert H. Hum

    IPC分类号： G06F9/38

    CPC分类号： G06F12/0888 ,  G06F8/4442 ,  G06F9/30043 ,  G06F9/3826 ,  G06F9/383 ,  Y02D10/13

    摘要： Various embodiments of the invention concern methods and apparatuses for power and time efficient load handling. A compiler may identify producer loads, consumer reuse loads, consumer forwarded loads, and producer/consumer hybrid loads. Based on this identification, performance of the load may be efficiently directed to a load value buffer, store buffer, data cache, or elsewhere. Consequently, accesses to cache are reduced, through direct loading from load value buffers and store buffers, thereby efficiently processing the loads.

    摘要翻译： 本发明的各种实施例涉及用于功率和时间有效的负载处理的方法和装置。 编译器可以识别生产者负载，消费者重用负载，消费者转发负载以及生产者/消费者混合负载。 基于该识别，可以将负载的性能有效地指向负载值缓冲器，存储缓冲器，数据高速缓存或其他位置。 因此，通过从负载值缓冲区和存储缓冲区直接加载，从而降低对高速缓存的访问，从而有效地处理负载。

    DIRECTORY CACHE SUPPORTING NON-ATOMIC INPUT/OUTPUT OPERATIONS
    3.
    发明申请
    DIRECTORY CACHE SUPPORTING NON-ATOMIC INPUT/OUTPUT OPERATIONS 有权
    目录缓存支持非原始输入/输出操作

    公开(公告)号：US20140181394A1

    公开(公告)日：2014-06-26

    申请号：US13724214

    申请日：2012-12-21

    申请人： Herbert H. Hum ,  James R. Vash ,  Eric A. Gouldey ,  Ganesh Kumar ,  David Bubien ,  Manoj K. Arora ,  Luke Chang ,  Lavanya Nama ,  Mahak Gupta

    发明人： Herbert H. Hum ,  James R. Vash ,  Eric A. Gouldey ,  Ganesh Kumar ,  David Bubien ,  Manoj K. Arora ,  Luke Chang ,  Lavanya Nama ,  Mahak Gupta

    IPC分类号： G06F12/08

    CPC分类号： G06F12/082 ,  G06F12/0824 ,  G06F12/0833 ,  G06F12/0835 ,  G06F2212/1016 ,  G06F2212/621

    摘要： Responsive to receiving a write request for a cache line from an input/output device, a caching agent of a first processor determines that the cache line is managed by a home agent of a second processor. The caching agent sends an ownership request for the cache line to the second processor. A home agent of the second processor receives the ownership request, generates an entry in a directory cache for the cache line, the entry identifying the remote caching agent as having ownership of the cache line, and grants ownership of the cache line to the remote caching agent. Responsive to receiving the grant of ownership for the cache line from the home agent an input/output controller of the first processor adds an entry for the cache line to an input/output write cache, the entry comprising a first indicator that the cache line is managed by the home agent of the second processor.

    摘要翻译： 响应于从输入/输出设备接收对高速缓存线的写入请求，第一处理器的高速缓存代理器确定高速缓存行由第二处理器的归属代理管理。 缓存代理向第二处理器发送高速缓存行的所有权请求。 第二处理器的归属代理接收所有权请求，在高速缓存行的目录高速缓存中生成条目，将远程高速缓存代理标识为具有高速缓存行的所有权的条目，并将高速缓存行的所有权授予远程缓存 代理商 响应于从所述归属代理接收对所述高速缓存行的所有权的许可，所述第一处理器的输入/输出控制器将用于所述高速缓存行的条目添加到输入/输出写入高速缓存，所述条目包括所述高速缓存行是 由第二处理器的归属代理管理。

    ALLOCATION AND WRITE POLICY FOR A GLUELESS AREA-EFFICIENT DIRECTORY CACHE FOR HOTLY CONTESTED CACHE LINES
    5.
    发明申请
    ALLOCATION AND WRITE POLICY FOR A GLUELESS AREA-EFFICIENT DIRECTORY CACHE FOR HOTLY CONTESTED CACHE LINES 有权
    用于高速缓存高速缓存线路的无障碍区域高效目录的分配和写入策略

    公开(公告)号：US20120079214A1

    公开(公告)日：2012-03-29

    申请号：US12890649

    申请日：2010-09-25

    申请人： Adrian C. Moga ,  Malcom Mandviwalla ,  Vedaraman Geetha ,  Herbert H. Hum

    发明人： Adrian C. Moga ,  Malcom Mandviwalla ,  Vedaraman Geetha ,  Herbert H. Hum

    IPC分类号： G06F12/08 ,  G06F12/00

    CPC分类号： G06F12/0831 ,  G06F12/082 ,  G06F2212/2542

    摘要： Methods and apparatus relating to allocation and/or write policy for a glueless area-efficient directory cache for hotly contested cache lines are described. In one embodiment, a directory cache stores data corresponding to a caching status of a cache line. The caching status of the cache line is stored for each of a plurality of caching agents in the system. An write-on-allocate policy is used for the directory cache by using a special state (e.g., snoop-all state) that indicates one or more snoops are to be broadcasted to all agents in the system. Other embodiments are also disclosed.

    摘要翻译： 描述与用于热挑战的高速缓存行的无胶带区域高效目录高速缓存的分配和/​​或写入策略有关的方法和装置。 在一个实施例中，目录高速缓存存储与高速缓存行的高速缓存状态对应的数据。 为系统中的多个缓存代理中的每一个存储缓存行的高速缓存状态。 通过使用指示要广播到系统中的所有代理的一个或多个窥探的特殊状态（例如，窥探全状态），对目录高速缓存使用写入分配策略。 还公开了其他实施例。

    Re-snoop for conflict resolution in a cache coherency protocol
    6.
    发明申请
    Re-snoop for conflict resolution in a cache coherency protocol 有权
    在缓存一致性协议中重新侦听冲突解决

    公开(公告)号：US20080005487A1

    公开(公告)日：2008-01-03

    申请号：US11480102

    申请日：2006-06-30

    申请人： Herbert H. Hum ,  Robert Beers

    发明人： Herbert H. Hum ,  Robert Beers

    IPC分类号： G06F13/28

    CPC分类号： G06F12/0831

    摘要： In a cache coherency protocol a re-snoop may be utilized to resolve a data request conflict condition. The re-snoop may avoid a conflict resolution phase, which may reduce system inefficiencies.

    摘要翻译： 在高速缓存一致性协议中，可以使用重新侦听来解决数据请求冲突条件。 重新侦听可以避免冲突解决阶段，这可能会降低系统效率低下。

    Method and apparatus for processing a load-lock instruction using a relaxed lock protocol
    7.
    发明授权
    Method and apparatus for processing a load-lock instruction using a relaxed lock protocol 失效
    使用放松锁定协议处理加载锁定指令的方法和装置

    公开(公告)号：US07080209B2

    公开(公告)日：2006-07-18

    申请号：US10327099

    申请日：2002-12-24

    申请人： Herbert H. Hum ,  Doug Carmean

    发明人： Herbert H. Hum ,  Doug Carmean

    IPC分类号： G06F12/00 ,  G06F12/14 ,  G06F12/16 ,  G06F13/00 ,  G06F13/28

    CPC分类号： G06F9/3836 ,  G06F9/3004 ,  G06F9/30087 ,  G06F9/3838 ,  G06F9/3842 ,  G06F9/3857 ,  G06F9/52

    摘要： A processing core using a lock scoreboard mechanism is provided. The lock scoreboard is adapted to manage a load-lock instruction. The load-lock scoreboard includes a plurality of scoreboard entries representing different conditions that must be met before the load-lock instruction can be retired. During execution of the load-lock instruction retirement conditions are speculatively performed, and the scoreboard is updated and checked accordingly. If the scoreboard indicates that one or more retirement conditions are not met, the load-lock instruction is replayed. Otherwise, the load-lock instruction is permitted to retire. Scoreboard management functions routinely update scoreboard contents as retirement conditions are cleared. This enables rapid retirement of load-lock operations.

    摘要翻译： 提供了使用锁定记分板机构的处理核心。 锁定记分板适用于管理加载锁定指令。 加载锁定记分板包括多个记分板条目，其表示在加载锁定指令可以退出之前必须满足的不同条件。 在执行加载锁定指令期间，推测性地执行退休条件，并相应地更新和检查记分板。 如果记分牌表示不符合一个或多个退休条件，则重播加载锁定指令。 否则，允许加载锁定指令退出。 记分板管理功能在退休条件被清除时，会定期更新记分牌内容。 这样可以快速退出加载锁定操作。

    CACHE COHERENCY APPARATUS AND METHOD MINIMIZING MEMORY WRITEBACK OPERATIONS
    8.
    发明申请
    CACHE COHERENCY APPARATUS AND METHOD MINIMIZING MEMORY WRITEBACK OPERATIONS 有权
    高速缓存设备和方法最小化存储器写回操作

    公开(公告)号：US20150178206A1

    公开(公告)日：2015-06-25

    申请号：US14136131

    申请日：2013-12-20

    申请人： Jeffrey D. Chamberlain ,  Vedaraman Geetha ,  Robert G. Blankenship ,  Yen-Cheng Liu ,  Adrian C. Moga ,  Herbert H. Hum ,  Sailesh Kottapalli

    发明人： Jeffrey D. Chamberlain ,  Vedaraman Geetha ,  Robert G. Blankenship ,  Yen-Cheng Liu ,  Adrian C. Moga ,  Herbert H. Hum ,  Sailesh Kottapalli

    IPC分类号： G06F12/08

    CPC分类号： G06F12/0817 ,  G06F12/0815

    摘要： An apparatus and method for reducing or eliminating writeback operations. For example, one embodiment of a method comprises: detecting a first operation associated with a cache line at a first requestor cache; detecting that the cache line exists in a first cache in a modified (M) state; forwarding the cache line from the first cache to the first requestor cache and storing the cache line in the first requestor cache in a second modified (M′) state; detecting a second operation associated with the cache line at a second requestor; responsively forwarding the cache line from the first requestor cache to the second requestor cache and storing the cache line in the second requestor cache in an owned (O) state if the cache line has not been modified in the first requestor cache; and setting the cache line to a shared (S) state in the first requestor cache.

    摘要翻译： 一种用于减少或消除写回操作的设备和方法。 例如，方法的一个实施例包括：在第一请求者高速缓存处检测与高速缓存行相关联的第一操作; 检测到所述高速缓存行存在于修改（M）状态的第一高速缓存中; 将所述高速缓存行从所述第一高速缓存转发到所述第一请求者高速缓存，并且以第二修改（M'）状态将所述高速缓存行存储在所述第一请求程序高速缓存中; 在第二请求者处检测与所述高速缓存线相关联的第二操作; 响应地将所述高速缓存行从所述第一请求者缓存转发到所述第二请求器高速缓存，并且如果所述高速缓存行尚未在所述第一请求者高速缓存中被修改则将所述高速缓存行存储在所述第二请求程序高速缓存中; 以及将所述高速缓存行设置为所述第一请求者缓存中的共享（S）状态。

    APPARATUS AND METHOD FOR PARTIAL MEMORY MIRRORING
    10.
    发明申请
    APPARATUS AND METHOD FOR PARTIAL MEMORY MIRRORING 有权
    用于部分存储器镜像的装置和方法

    公开(公告)号：US20140189417A1

    公开(公告)日：2014-07-03

    申请号：US13730482

    申请日：2012-12-28

    申请人： Herbert H. Hum ,  Ganesh Kumar ,  Robert C. Swanson ,  David Bubien

    发明人： Herbert H. Hum ,  Ganesh Kumar ,  Robert C. Swanson ,  David Bubien

    IPC分类号： G06F11/00 ,  G06F11/07

    CPC分类号： G06F11/004 ,  G06F11/006 ,  G06F11/0793 ,  G06F11/1666

    摘要： An apparatus and method are described for performing partial memory mirroring operations. For example, one embodiment of a processor comprises: a processor core for generating a read or write transaction having a system memory address; a home agent identified to service the read or write transaction based on the system memory address; one or more target address decoders (TADs) associated with the home agent to determine whether the system memory address is within a mirrored memory region or a non-mirrored memory region, wherein: if the system memory address is within a mirrored memory region, then the one or more TADs identifying multiple mirrored memory channels for the read or write transaction; and if the system memory address is not within a mirrored memory region, then the one or more TADs identifying a single memory channel for the read or write transaction.

    摘要翻译： 描述了用于执行部分存储器镜像操作的装置和方法。 例如，处理器的一个实施例包括：处理器核，用于产生具有系统存储器地址的读或写事务; 被识别为基于系统存储器地址来服务于读或写事务的归属代理; 与归属代理相关联的一个或多个目标地址解码器（TAD），以确定系统存储器地址是否在镜像存储器区域或非镜像存储器区域内，其中：如果系统存储器地址在镜像存储器区域内，则 所述一个或多个TAD识别用于读取或写入事务的多个镜像存储器通道; 并且如果系统存储器地址不在镜像存储器区域内，则该一个或多个标识用于读取或写入事务的单个存储器通道的TAD。