利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

61 条记录 (耗时 0.018 秒)

    Reference for MRAM cell
    3.
    发明授权
    Reference for MRAM cell 有权
    MRAM细胞参考

    公开(公告)号：US06426907B1

    公开(公告)日：2002-07-30

    申请号：US09836817

    申请日：2001-04-17

    申请人： Heinz Hoenigschmid

    发明人： Heinz Hoenigschmid

    IPC分类号： G11C700

    CPC分类号： G11C11/15

    摘要： A reference circuit (132) for an MRAM array, including logic “1” reference MRAM cells (MR1a) and (MR1b) coupled in parallel with logic “0” reference MRAM cells (MR0a) and (MR0b) The reference current (Iref)is coupled to a measurement resistor (Rm4) of a sense amplifier (130) which is adapted to determine the logic state of an unknown memory cell MCu.

    摘要翻译： 用于MRAM阵列的参考电路（132）包括与逻辑“0”参考MRAM单元（MR0a）和（MR0b）并联耦合的逻辑“1”参考MRAM单元（MR1a）和（MR1b）。参考电流（Iref） 耦合到读出放大器（130）的测量电阻器（Rm4），其适于确定未知存储器单元MCu的逻辑状态。

    Dynamic random access memory arrays and methods therefor
    4.
    发明授权
    Dynamic random access memory arrays and methods therefor 失效
    动态随机存取存储器阵列及其方法

    公开(公告)号：US5821592A

    公开(公告)日：1998-10-13

    申请号：US884853

    申请日：1997-06-30

    申请人： Heinz Hoenigschmid ,  John DeBrosse

    发明人： Heinz Hoenigschmid ,  John DeBrosse

    IPC分类号： H01L21/8242 ,  H01L27/108 ,  H01L29/68

    CPC分类号： H01L27/10805 ,  H01L27/10882 ,  Y10S257/905 ,  Y10S257/907

    摘要： A dynamic random access memory array having an array of memory cells. Individual cells of the array are addressable by a plurality of word lines and a plurality of bit lines. The memory cells are disposed in active areas of the array. The array of memory cells includes a first strip of memory cells. The dynamic random access memory array includes a lower metal layer and an upper metal layer disposed above the lower metal layer. The dynamic random access memory array further includes a dielectric layer disposed between the lower metal layer and the upper metal layer. There is further included a first bit line of the plurality of bit lines which includes a lower metal first bit line portion implemented in the lower metal layer. The lower metal first bit line portion is coupled to a first plurality of memory cells of the first strip of memory cells. The first bit line also includes an upper metal first bit line portion implemented in the upper metal layer. The upper metal first bit line portion is coupled to the lower first metal bit line portion by a first contact through the dielectric layer. The first contact is disposed above one of the active areas.

    摘要翻译： 一种具有存储器单元阵列的动态随机存取存储器阵列。 该阵列的单个单元可由多个字线和多个位线寻址。 存储单元被布置在阵列的有效区域中。 存储单元的阵列包括第一条存储单元。 动态随机存取存储器阵列包括下金属层和设置在下金属层上方的上金属层。 动态随机存取存储器阵列还包括设置在下金属层和上金属层之间的电介质层。 还包括多个位线的第一位线，其包括实现在下金属层中的下金属第一位线部分。 下金属第一位线部分耦合到第一条存储器单元的第一多个存储单元。 第一位线还包括实现在上金属层中的上金属第一位线部分。 上金属第一位线部分通过介电层的第一接触耦合到下部第一金属位线部分。 第一触点设置在有效区域之上。

    FB DRAM memory with state memory
    6.
    发明授权
    FB DRAM memory with state memory 有权
    FB DRAM内存带状态存储器

    公开(公告)号：US07848134B2

    公开(公告)日：2010-12-07

    申请号：US12178407

    申请日：2008-07-23

    申请人： Milena Ivanov ,  Heinz Hoenigschmid ,  Stefan Dietrich ,  Michael Markert

    发明人： Milena Ivanov ,  Heinz Hoenigschmid ,  Stefan Dietrich ,  Michael Markert

    IPC分类号： G11C11/24

    CPC分类号： G11C11/4091 ,  G11C11/404 ,  G11C2211/4016

    摘要： A memory chip with a plurality of FB DRAM cells, having a word line coupled to a first FB DRAM cell and a second FB DRAM cell is disclosed. The memory chip further has a first bit line coupled to the first FB DRAM cell, and a first state memory circuit coupled to the first bit line. The memory chip further includes a second bit line coupled to the second FB DRAM cell, and a second state memory circuit coupled to the second bit line. The memory chip further includes a sense amplifier, which can be coupled to the first FB DRAM cell, the second FB DRAM cell, the first state memory circuit or the second state memory circuit.

    摘要翻译： 公开了具有耦合到第一FB DRAM单元和第二FB DRAM单元的字线的具有多个FB DRAM单元的存储器芯片。 存储器芯片还具有耦合到第一FB DRAM单元的第一位线和耦合到第一位线的第一状态存储器电路。 存储器芯片还包括耦合到第二FB DRAM单元的第二位线和耦合到第二位线的第二状态存储器电路。 存储器芯片还包括读出放大器，其可耦合到第一FB DRAM单元，第二FB DRAM单元，第一状态存储器电路或第二状态存储器电路。

    Memory device
    8.
    发明授权
    Memory device 有权
    内存设备

    公开(公告)号：US06624461B1

    公开(公告)日：2003-09-23

    申请号：US10089910

    申请日：2002-06-27

    申请人： Heinz Hoenigschmid ,  Georg Braun

    发明人： Heinz Hoenigschmid ,  Georg Braun

    IPC分类号： H01L27108

    CPC分类号： H01L27/10885 ,  G11C5/10 ,  H01L27/10811 ,  H01L27/10814

    摘要： The invention relates to a memory device comprising numerous memory cells, each cell comprising at least one selection transistor and one stacked capacitor and driven via word and bit lines. This memory device comprises two metallized sheets through which the bit line is led and between which the memory cell stacked capacitor is arranged.

    摘要翻译： 本发明涉及包括多个存储器单元的存储器件，每个单元包括至少一个选择晶体管和一个堆叠电容器，并通过字和位线驱动。 该存储器件包括两个金属化片，位线被引导通过该金属化片，布置有存储单元堆叠电容器之间。

    Wordline driver circuit using ring-shaped devices
    10.
    发明授权
    Wordline driver circuit using ring-shaped devices 有权
    字线驱动电路采用环形器件

    公开(公告)号：US06236258B1

    公开(公告)日：2001-05-22

    申请号：US09139514

    申请日：1998-08-25

    申请人： Heinz Hoenigschmid ,  Dmitry Netis

    发明人： Heinz Hoenigschmid ,  Dmitry Netis

    IPC分类号： H03K301

    CPC分类号： H01L27/108 ,  H01L27/105

    摘要： An arrangement of enhanced drivability transistors is disclosed herein which includes a plurality of conductor patterns, wherein the conductor patterns include ring-shaped portions which enclose device diffusion contacts and the ring-shaped portions form the gate conductors of insulated gate field effect transistors (IGFETs).

    摘要翻译： 本文公开了一种增强驱动力晶体管的布置，其包括多个导体图案，其中导体图案包括环形部分，其环绕器件扩散接触，并且环形部分形成绝缘栅场效应晶体管（IGFET）的栅极导体， 。