利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

93 条记录 (耗时 0.024 秒)

    Phase comparator and clock data recovery circuit
    3.
    发明申请
    Phase comparator and clock data recovery circuit 失效
    相位比较器和时钟数据恢复电路

    公开(公告)号：US20120081152A1

    公开(公告)日：2012-04-05

    申请号：US13137566

    申请日：2011-08-26

    申请人： Hidekazu Kikuchi ,  Hideo Morohashi

    发明人： Hidekazu Kikuchi ,  Hideo Morohashi

    IPC分类号： H03L7/00

    CPC分类号： H03L7/087 ,  H03L7/091 ,  H03L7/097

    摘要： The present disclosure provides a phase comparator including, a first latch, a second latch, a first detection circuit, a second detection circuit, and a charge-pump circuit having the function of a changeover switch.

    摘要翻译： 本公开提供了一种相位比较器，包括第一锁存器，第二锁存器，第一检测电路，第二检测电路和具有切换开关功能的电荷泵电路。

    CDR circuit, reception apparatus, and communication system
    5.
    发明授权
    CDR circuit, reception apparatus, and communication system 有权
    CDR电路，接收装置和通信系统

    公开(公告)号：US08559581B2

    公开(公告)日：2013-10-15

    申请号：US13067520

    申请日：2011-06-07

    申请人： Tomokazu Tanaka ,  Hidekazu Kikuchi

    发明人： Tomokazu Tanaka ,  Hidekazu Kikuchi

    IPC分类号： H03D3/24

    CPC分类号： H04L7/033 ,  H03L7/07 ,  H03L7/0807 ,  H03L7/0816 ,  H04L7/0037 ,  H04L7/044

    摘要： Disclosed herein is a CDR circuit including delay elements, including: a divider having a delay element and configured to extract a clock by using, as a trigger, a data input with a signal transition regularly inserted; and a latch configured to latch an input data signal in synchronization with the clock extracted by the divider.

    摘要翻译： 本文公开了一种包括延迟元件的CDR电路，包括：分频器，具有延迟元件，并且被配置为通过使用经常插入的信号跃迁的数据输入作为触发来提取时钟; 以及锁存器，被配置为与由分频器提取的时钟同步地锁存输入数据信号。

    Driver amplifier circuit and communication system
    6.
    发明授权
    Driver amplifier circuit and communication system 有权
    驱动放大器电路和通讯系统

    公开(公告)号：US08558621B2

    公开(公告)日：2013-10-15

    申请号：US13067935

    申请日：2011-07-08

    申请人： Hidekazu Kikuchi ,  Tomokazu Tanaka ,  Kunio Gosho

    发明人： Hidekazu Kikuchi ,  Tomokazu Tanaka ,  Kunio Gosho

    IPC分类号： H03F1/00 ,  H03F3/04

    CPC分类号： H04L25/0282

    摘要： Disclosed herein is a driver amplifier circuit, including: a first current source transistor of a first conductivity type, and a second current source transistor of the first conductivity type, control voltages being supplied to gates of the first current source transistor and the second current source transistor, respectively; a first switching transistor of the first conductivity type, and a second switching transistor of the first conductivity type; a third switching transistor of a second conductivity type, and a fourth switching transistor of the second conductivity type; first, second, third, and fourth resistor elements; and a first output node and a second output node.

    摘要翻译： 这里公开了一种驱动放大器电路，包括：第一导电类型的第一电流源晶体管和第一导电类型的第二电流源晶体管，控制电压被提供给第一电流源晶体管和第二电流源的栅极 晶体管; 第一导电类型的第一开关晶体管和第一导电类型的第二开关晶体管; 第二导电类型的第三开关晶体管和第二导电类型的第四开关晶体管; 第一，第二，第三和第四电阻器元件; 以及第一输出节点和第二输出节点。

    CDR circuit, reception apparatus, and communication system
    7.
    发明申请
    CDR circuit, reception apparatus, and communication system 有权
    CDR电路，接收装置和通信系统

    公开(公告)号：US20120033774A1

    公开(公告)日：2012-02-09

    申请号：US13067520

    申请日：2011-06-07

    申请人： Tomokazu Tanaka ,  Hidekazu Kikuchi

    发明人： Tomokazu Tanaka ,  Hidekazu Kikuchi

    IPC分类号： H04L25/00

    CPC分类号： H04L7/033 ,  H03L7/07 ,  H03L7/0807 ,  H03L7/0816 ,  H04L7/0037 ,  H04L7/044

    摘要： Disclosed herein is a CDR circuit including delay elements, including: a divider having a delay element and configured to extract a clock by using, as a trigger, a data input with a signal transition regularly inserted; and a latch configured to latch an input data signal in synchronization with the clock extracted by the divider.

    摘要翻译： 本文公开了一种包括延迟元件的CDR电路，包括：分频器，具有延迟元件，并且被配置为通过使用经常插入的信号跃迁的数据输入作为触发来提取时钟; 以及锁存器，被配置为与由分频器提取的时钟同步地锁存输入数据信号。

    Driver amplifier circuit and communication system
    8.
    发明申请
    Driver amplifier circuit and communication system 有权
    驱动放大器电路和通讯系统

    公开(公告)号：US20110304399A1

    公开(公告)日：2011-12-15

    申请号：US13067935

    申请日：2011-07-08

    申请人： Hidekazu Kikuchi ,  Tomokazu Tanaka ,  Kunio Gosho

    发明人： Hidekazu Kikuchi ,  Tomokazu Tanaka ,  Kunio Gosho

    IPC分类号： H03F1/00 ,  H03F3/04

    CPC分类号： H04L25/0282

    摘要： Disclosed herein is a driver amplifier circuit, including: a first current source transistor of a first conductivity type, and a second current source transistor of the first conductivity type, control voltages being supplied to gates of the first current source transistor and the second current source transistor, respectively; a first switching transistor of the first conductivity type, and a second switching transistor of the first conductivity type; a third switching transistor of a second conductivity type, and a fourth switching transistor of the second conductivity type; first, second, third, and fourth resistor elements; and a first output node and a second output node.

    摘要翻译： 这里公开了一种驱动放大器电路，包括：第一导电类型的第一电流源晶体管和第一导电类型的第二电流源晶体管，控制电压被提供给第一电流源晶体管和第二电流源的栅极 晶体管; 第一导电类型的第一开关晶体管和第一导电类型的第二开关晶体管; 第二导电类型的第三开关晶体管和第二导电类型的第四开关晶体管; 第一，第二，第三和第四电阻器元件; 以及第一输出节点和第二输出节点。

    Interface circuit
    10.
    发明授权
    Interface circuit 有权
    接口电路

    公开(公告)号：US09191136B2

    公开(公告)日：2015-11-17

    申请号：US13600858

    申请日：2012-08-31

    申请人： Gen Ichimura ,  Hidekazu Kikuchi ,  Yasuhisa Nakajima

    发明人： Gen Ichimura ,  Hidekazu Kikuchi ,  Yasuhisa Nakajima

    IPC分类号： H04B3/00 ,  H04J3/06 ,  H04L25/02 ,  H04L25/493 ,  H04N21/436 ,  H04N21/4363 ,  H04N21/643 ,  H04L7/00

    CPC分类号： H04L25/0276 ,  H04J3/0638 ,  H04J3/0641 ,  H04L7/0016 ,  H04L7/0091 ,  H04L25/0272 ,  H04L25/0292 ,  H04L25/493 ,  H04N21/43615 ,  H04N21/43635 ,  H04N21/64322

    摘要： A video signal and an audio signal are TMDS transmitted from a source device to a sink device. Through a reserved line and a HPD line provided separately from a TMDS transmission line, an Ethernet™ signal is bidirectionally transmitted, and also, a SPDIF signal is transmitted from the sink device to the source device. The Ethernet™ signal bidirectionally transmitted between Ethernet™ transmitter/receiver circuits is differentially transmitted by an amplifier and is received by the amplifier. The SPDIF signal from a SPDIF transmitter circuit is common-mode transmitted from an adder and is received by the adder to be supplied to the SPDIF receiver circuit.

    摘要翻译： 视频信号和音频信号是从源设备传送到宿设备的TMDS。 通过与TMDS传输线分开提供的预留线路和HPD线路，双向传输以太网™信号，并且还将SPDIF信号从宿设备发送到源设备。 以太网™发送器/接收器电路之间双向传输的以太网™信号由放大器进行差分传输，由放大器接收。 来自SPDIF发送器电路的SPDIF信号是从加法器发送的共模信号，并被加法器接收以提供给SPDIF接收器电路。