利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

154 条记录 (耗时 0.021 秒)

    Method and apparatus for testing the connectivity of a flash memory chip
    3.
    发明申请
    Method and apparatus for testing the connectivity of a flash memory chip 有权
    用于测试闪存芯片连接性的方法和装置

    公开(公告)号：US20070250744A1

    公开(公告)日：2007-10-25

    申请号：US11407602

    申请日：2006-04-19

    申请人： Sang Nguyen ,  Hieu Tran ,  Hung Nguyen ,  Phil Klotzkin

    发明人： Sang Nguyen ,  Hieu Tran ,  Hung Nguyen ,  Phil Klotzkin

    IPC分类号： G11C29/00

    CPC分类号： G11C29/02 ,  G11C29/022 ,  G11C2029/3202

    摘要： In one embodiment of the invention, circuitry and hardware for connectivity testing are fabricated on an IC, and in particular an IC containing a flash memory array. This testing circuitry is electrically connected to the bond pads of the IC. In some embodiments, the testing circuitry includes a boundary scan cell connected to each bond pad, allowing for rapid connectivity testing of flash memory chips in accordance with testing standards such as the JTAG standard. The invention further includes methods in which the pins and/or memory cells of a flash memory chip are sequentially sent a series of data so as to test the connectivity of portions of the IC. The sequentially-sent data is then retrieved and compared to the original data. Discrepancies between these sets of data thus highlight connectivity problems in the IC.

    摘要翻译： 在本发明的一个实施例中，用于连接测试的电路和硬件被制造在IC上，特别是包含闪存阵列的IC。 该测试电路电连接到IC的接合焊盘。 在一些实施例中，测试电路包括连接到每个接合焊盘的边界扫描单元，允许根据诸如JTAG标准的测试标准对闪存芯片进行快速连接测试。 本发明还包括其中闪存芯片的引脚和/或存储单元被顺序发送一系列数据以测试IC的部分连通性的方法。 然后检索顺序发送的数据并将其与原始数据进行比较。 因此，这些数据集之间的差异突出了IC中的连接问题。

    Low voltage high speed sensing
    5.
    发明申请
    Low voltage high speed sensing 有权
    低电压高速感应

    公开(公告)号：US20050249006A1

    公开(公告)日：2005-11-10

    申请号：US10838999

    申请日：2004-05-04

    申请人： Hieu Tran ,  Sang Nguyen ,  Hung Nguyen

    发明人： Hieu Tran ,  Sang Nguyen ,  Hung Nguyen

    IPC分类号： G11C7/00 ,  G11C7/06 ,  G11C11/56

    CPC分类号： G11C11/5642 ,  G11C7/06 ,  G11C7/062

    摘要： A memory system includes a sense amplifier for detecting content of data memory cells by comparison with a voltage stored in a reference cell. The sense amplifier may comprise a comparator, first and second load circuits, and a low impedance circuit. A first input of the comparator is coupled to the low impedance circuit and a reference voltage node. A second input of the comparator is coupled to a data voltage node. The first load circuit loads a reference cell coupled to the reference voltage node. The second load circuit loads a data cell coupled to the data voltage node.

    摘要翻译： 存储器系统包括用于通过与存储在参考单元中的电压进行比较来检测数据存储单元的内容的读出放大器。 读出放大器可以包括比较器，第一和第二负载电路以及低阻抗电路。 比较器的第一输入耦合到低阻抗电路和参考电压节点。 比较器的第二输入耦合到数据电压节点。 第一负载电路加载耦合到参考电压节点的参考电池。 第二负载电路加载耦合到数据电压节点的数据单元。

    Fast start charge pump for voltage regulators
    6.
    发明申请
    Fast start charge pump for voltage regulators 有权
    用于稳压器的快速启动电荷泵

    公开(公告)号：US20060202741A1

    公开(公告)日：2006-09-14

    申请号：US11080067

    申请日：2005-03-14

    申请人： Hieu Tran ,  Sang Nguyen ,  Anh Ly ,  Hung Nguyen ,  Wingfu Lau ,  Nasrin Jaffari ,  Thuan Vu ,  Vishal Sarin ,  Loc Hoang

    发明人： Hieu Tran ,  Sang Nguyen ,  Anh Ly ,  Hung Nguyen ,  Wingfu Lau ,  Nasrin Jaffari ,  Thuan Vu ,  Vishal Sarin ,  Loc Hoang

    IPC分类号： G05F1/10

    CPC分类号： H02M3/07 ,  H02M1/36 ,  H02M1/44

    摘要： A digital multilevel memory system includes a charge pump and a voltage regulator for generating regulated high voltages for various memory operations. The charge pump may include a plurality of boost circuits to boost the output of the charge pump during a fast start up. Afterwards, the boost circuits are disabled to allow the charge pump to generate high voltages without boosting. The boost circuits may be successively enabled to boost the voltage. The boost circuits may be loadless. The voltage regulator may operate in an open loop and may include a resistive divider as a reference voltage for regulating the high voltage from the charge pump. The charge pump may include spread spectrum pump clocking to reduce electromagnetic inference for capacitor or inductor on-chip charge pumping.

    摘要翻译： 数字多电平存储器系统包括电荷泵和用于产生用于各种存储器操作的调节高电压的电压调节器。 电荷泵可以包括多个升压电路，以在快速启动期间升高电荷泵的输出。 之后，升压电路被禁止，使电荷泵产生高电压而不加速。 升压电路可以被连续地使能以升高电压。 升压电路可以是无负载的。 电压调节器可以在开环中工作，并且可以包括电阻分压器作为用于调节来自电荷泵的高电压的参考电压。 电荷泵可以包括扩频泵时钟，以减少用于电容器或电感器片上电荷泵浦的电磁推理。

    Unified multilevel cell memory
    9.
    发明申请
    Unified multilevel cell memory 有权
    统一的多层单元格内存

    公开(公告)号：US20050052934A1

    公开(公告)日：2005-03-10

    申请号：US10659226

    申请日：2003-09-09

    申请人： Hieu Tran ,  Hung Nguyen ,  Vishal Sarin ,  Loc Hoang ,  Isao Nojima

    发明人： Hieu Tran ,  Hung Nguyen ,  Vishal Sarin ,  Loc Hoang ,  Isao Nojima

    IPC分类号： G11C11/56 ,  G11C15/04 ,  G11C16/22 ,  G11C16/26 ,  G11C8/00

    CPC分类号： G11C16/22 ,  G11C11/5642 ,  G11C15/00 ,  G11C15/04 ,  G11C15/046 ,  G11C16/26 ,  G11C2211/5641

    摘要： A Unified Memory may store multiple types of content such as data or fast code or slow code. The data or code may be stored in separate arrays or in a common array. In an array, a tag bit may indicate the type of content such as data or fast code or slow code or single level or multilevel content. Tag bit may indicate communication interface or IO driver type. Sense amplifiers may be configurable based on the type of data being read. A Flash Security Measure is used to protect a protected memory area. A Flash Security Key is used for authentication and authorization a particular memory area. A XCAM (e.g., CAM) array is included in the Unified Memory. Unified Memory Concurrency is included.

    摘要翻译： 统一存储器可以存储多种类型的内容，例如数据或快速代码或慢速代码。 数据或代码可以存储在单独的数组或公共数组中。 在阵列中，标签位可以指示诸如数据或快速代码或慢代码或单级或多级内容的内容的类型。 标记位可能表示通信接口或IO驱动程序类型。 感测放大器可以基于正在读取的数据的类型来配置。 Flash安全措施用于保护受保护的内存区域。 Flash安全密钥用于对特定内存区域进行身份验证和授权。 统一存储器中包含XCAM（例如，CAM）阵列。 包括统一内存并发。

    Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation
    10.
    发明申请
    Method and apparatus for systematic and random variation and mismatch compensation for multilevel flash memory operation 有权
    用于多级闪存操作的系统和随机变化和失配补偿的方法和装置

    公开(公告)号：US20070081389A1

    公开(公告)日：2007-04-12

    申请号：US11235894

    申请日：2005-09-26

    申请人： Hieu Tran ,  Hung Nguyen

    发明人： Hieu Tran ,  Hung Nguyen

    IPC分类号： G11C16/06 ,  G11C11/34

    CPC分类号： G11C16/28 ,  G11C7/02 ,  G11C7/062 ,  G11C7/08 ,  G11C11/5642 ,  G11C16/30

    摘要： Method and means for random or systematic mismatch compensation for a memory sensing system are disclosed. A sense amplifier includes a bulk voltage source to set the bulk of the sensing transistor to be a voltage different than the voltage driving the sensing transistor. For an NMOS sensing transistor, a triple well is used with the variable bulk voltage. Differential sense amplifiers with various offset compensation are included. Intentional offset creation for useful purpose is also included.

    摘要翻译： 公开了用于存储器感测系统的随机或系统失配补偿的方法和装置。 感测放大器包括用于将感测晶体管的体积设置为不同于驱动感测晶体管的电压的电压的体电压源。 对于NMOS感测晶体管，使用三重阱作为可变体电压。 包括各种偏移补偿的差分放大器。 有意义的意图偏移创建也包括在内。