公开(公告)号：US20060196765A1

公开(公告)日：2006-09-07

申请号：US11074524

申请日：2005-03-07

申请人： Hsi-Kuei Cheng ,  Chieh-Tsao Wang ,  Hsien-Ping Feng ,  Min-Yuan Cheng ,  Jung-Chin Tsao ,  Steven Lin ,  Ray Chuang ,  Chyi-Tsong NI

发明人： Hsi-Kuei Cheng ,  Chieh-Tsao Wang ,  Hsien-Ping Feng ,  Min-Yuan Cheng ,  Jung-Chin Tsao ,  Steven Lin ,  Ray Chuang ,  Chyi-Tsong NI

IPC分类号： C23C14/32 ,  C23C14/00

CPC分类号： C23C14/165 ,  C23C14/0641 ,  C23C14/0682 ,  C23C14/3421 ,  C23C14/54 ,  H01J37/32568 ,  H05K3/16

摘要： A method for forming a microelectronic layer while employing a sputtering method employs a reactor chamber. A sputtering target and a substrate are positioned within the reactor chamber, along with a sputtering target heater at a side of sputtering target opposite the substrate. At least one of: (1) a heater to sputtering target distance; (2) sputtering power; (3) deposition time; and (4) sputtering gas flow rate, is controlled in accord with a pre-determined function of sputtering target lifetime to provide enhanced uniformity of the deposited layer.

摘要翻译： 采用溅射法形成微电子层的方法采用反应室。 溅射靶和基板位于反应器室内，与溅射靶相对的基板上的溅射靶加热器一起。 以下至少一个：（1）加热器以溅射目标距离; （2）溅射功率; （3）沉积时间; 和（4）溅射气体流速，根据溅射靶寿命的预定功能进行控制，以提供沉积层的均匀性。

公开(公告)号：US20130130496A1

公开(公告)日：2013-05-23

申请号：US13743125

申请日：2013-01-16

申请人： Chyi-Tsong NI ,  I-Shi WANG ,  Hsin-Kuei LEE ,  Ching-Hou SU

发明人： Chyi-Tsong NI ,  I-Shi WANG ,  Hsin-Kuei LEE ,  Ching-Hou SU

IPC分类号： H01L21/768

CPC分类号： H01L21/768 ,  B81B2207/012 ,  B81C1/00269 ,  B81C2203/019 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/11826 ,  H01L2224/11827 ,  H01L2224/11848 ,  H01L2224/13017 ,  H01L2224/131 ,  H01L2224/13562 ,  H01L2224/13582 ,  H01L2224/13624 ,  H01L2224/13655 ,  H01L2224/13657 ,  H01L2224/13666 ,  H01L2224/13669 ,  H01L2224/13684 ,  H01L2224/16145 ,  H01L2224/165 ,  H01L2224/81011 ,  H01L2224/81097 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/81801 ,  H01L2224/81948 ,  H01L2924/00013 ,  H01L2924/01029 ,  H01L2924/01327 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/1461 ,  H01L2924/01014 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

摘要： A method for fabricating a semiconductor apparatus including providing a first silicon substrate having a first contact, wherein providing the first silicon substrate comprises forming a silicide layer between the first silicon substrate and a first metal layer. The method further includes providing a second silicon substrate having a second contact comprising a second metal layer and placing the first contact in contact with the second contact. The method further includes heating the first and second metal layers to form a metallic alloy, whereby the metallic alloy bonds the first contact to the second contact.

摘要翻译： 一种制造半导体器件的方法，包括提供具有第一接触的第一硅衬底，其中提供第一硅衬底包括在第一硅衬底和第一金属层之间形成硅化物层。 该方法还包括提供第二硅衬底，其具有包括第二金属层的第二接触层，并将第一接触件与第二接触件接触。 该方法还包括加热第一和第二金属层以形成金属合金，由此金属合金将第一触点与第二触点接合。

公开(公告)号：US20130187245A1

公开(公告)日：2013-07-25

申请号：US13353765

申请日：2012-01-19

申请人： Ting-Ying CHIEN ,  Yi Hsun CHIU ,  Ching-Hou SU ,  Chyi-Tsong NI

发明人： Ting-Ying CHIEN ,  Yi Hsun CHIU ,  Ching-Hou SU ,  Chyi-Tsong NI

IPC分类号： H01L29/84

CPC分类号： B81C1/00269 ,  B81C2203/0109 ,  B81C2203/019 ,  H01L2224/83805 ,  H01L2924/0002 ,  H01L2924/16235 ,  H01L2924/00

摘要： A micro electro mechanical system (MEMS) structure includes a first substrate structure including a bonding pad structure. The bonding pad structure has at least one recess therein. A second substrate structure is bonded with the bonding pad structure of the first substrate structure.

摘要翻译： 微机电系统（MEMS）结构包括包括焊盘结构的第一衬底结构。 接合焊盘结构在其中具有至少一个凹部。 第二衬底结构与第一衬底结构的焊盘结构结合。

公开(公告)号：US20120313246A1

公开(公告)日：2012-12-13

申请号：US13156052

申请日：2011-06-08

申请人： Yi Hsun CHIU ,  Ting-Ying CHIEN ,  Ching-Hou SU ,  Chyi-Tsong NI

发明人： Yi Hsun CHIU ,  Ting-Ying CHIEN ,  Ching-Hou SU ,  Chyi-Tsong NI

IPC分类号： H01L29/43 ,  H01L21/283

CPC分类号： B81C1/00269 ,  B81B2207/07 ,  B81C2203/035

摘要： The disclosure relates to integrated circuit fabrication, and more particularly to a semiconductor apparatus with a metallic alloy. An exemplary structure for an apparatus comprises a first silicon substrate; a second silicon substrate; and a contact connecting each of the first and second substrates, wherein the contact comprises a Ge layer adjacent to the first silicon substrate, a Cu layer adjacent to the second silicon substrate, and a metallic alloy between the Ge layer and Cu layer.

摘要翻译： 本公开涉及集成电路制造，更具体地涉及具有金属合金的半导体器件。 用于装置的示例性结构包括第一硅衬底; 第二硅衬底; 以及连接所述第一和第二基板中的每一个的触点，其中所述触点包括邻近所述第一硅衬底的Ge层，与所述第二硅衬底相邻的Cu层，以及所述Ge层和所述Cu层之间的金属合金。

公开(公告)号：US20130086786A1

公开(公告)日：2013-04-11

申请号：US13267336

申请日：2011-10-06

申请人： Yun-Tai SHIH ,  Kuan-Ming PAN ,  Jeng-Hao LIN ,  I-Shi WANG ,  Jui-Mu CHO ,  Ching-Hou SU ,  Chyi-Tsong NI ,  Wun-Kai TSAI

发明人： Yun-Tai SHIH ,  Kuan-Ming PAN ,  Jeng-Hao LIN ,  I-Shi WANG ,  Jui-Mu CHO ,  Ching-Hou SU ,  Chyi-Tsong NI ,  Wun-Kai TSAI

IPC分类号： B23Q17/00 ,  B23Q15/00

CPC分类号： H01L24/75 ,  H01L21/67092 ,  H01L21/68 ,  H01L21/681 ,  H01L21/682 ,  H01L23/544 ,  H01L2223/54426 ,  H01L2224/75703 ,  H01L2224/75753 ,  H01L2224/75901 ,  Y10T29/49 ,  Y10T29/49002 ,  Y10T29/49131 ,  Y10T29/49764 ,  Y10T29/53022

摘要： An apparatus is disclosed for detecting flag velocity during a eutectic process for bonding two wafers. The apparatus includes a plurality of sensors for detecting a time and/or velocity of a plurality of flags within a flag-out mechanism. The apparatus also includes one or more displays displaying time durations associated with the movement of the flags during the bonding process. Also disclosed is a method of aligning wafers in a eutectic bonding process. The method includes determining one or more time durations associated with the movement of the flags in the plurality of flags. The method also includes determining if a misalignment has occurred based on the one or more time durations associated with the movement of the flags.

摘要翻译： 公开了一种用于在用于粘合两个晶片的共晶过程期间检测标记速度的装置。 该装置包括多个用于检测标志输出机构内的多个标志的时间和/或速度的传感器。 该装置还包括一个或多个显示器，显示在粘合过程期间与标志的移动相关联的持续时间。 还公开了一种在共晶接合工艺中对准晶片的方法。 该方法包括确定与多个标志中的标志的移动相关联的一个或多个持续时间。 该方法还包括基于与标志的移动相关联的一个或多个持续时间来确定是否发生了未对准。

公开(公告)号：US20120235301A1

公开(公告)日：2012-09-20

申请号：US13048127

申请日：2011-03-15

申请人： Chyi-Tsong NI ,  I-Shi WANG ,  Hsin-Kuei LEE ,  Ching-Hou SU

发明人： Chyi-Tsong NI ,  I-Shi WANG ,  Hsin-Kuei LEE ,  Ching-Hou SU

IPC分类号： H01L29/40 ,  H01L21/768

CPC分类号： H01L21/768 ,  B81B2207/012 ,  B81C1/00269 ,  B81C2203/019 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L2224/11826 ,  H01L2224/11827 ,  H01L2224/11848 ,  H01L2224/13017 ,  H01L2224/131 ,  H01L2224/13562 ,  H01L2224/13582 ,  H01L2224/13624 ,  H01L2224/13655 ,  H01L2224/13657 ,  H01L2224/13666 ,  H01L2224/13669 ,  H01L2224/13684 ,  H01L2224/16145 ,  H01L2224/165 ,  H01L2224/81011 ,  H01L2224/81097 ,  H01L2224/81193 ,  H01L2224/81203 ,  H01L2224/8121 ,  H01L2224/81801 ,  H01L2224/81948 ,  H01L2924/00013 ,  H01L2924/01029 ,  H01L2924/01327 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/1461 ,  H01L2924/01014 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00

摘要： A method of integrated circuit fabrication is provided, and more particularly fabrication of a semiconductor apparatus with a metallic alloy. An exemplary structure for a semiconductor apparatus comprises a first silicon substrate having a first contact comprising a silicide layer between the substrate and a first metal layer; a second silicon substrate having a second contact comprising a second metal layer; and a metallic alloy between the first metal layer of the first contact and the second metal layer of the second contact.

摘要翻译： 提供集成电路制造的方法，更具体地说，制造具有金属合金的半导体装置。 半导体器件的示例性结构包括具有第一接触的第一硅衬底，所述第一接触包括在衬底和第一金属层之间的硅化物层; 第二硅衬底，具有包括第二金属层的第二接触; 以及在第一接触件的第一金属层和第二接触件的第二金属层之间的金属合金。

公开(公告)号：US20120217633A1

公开(公告)日：2012-08-30

申请号：US13036897

申请日：2011-02-28

申请人： Jen-Hao LIU ,  Chyi-Tsong NI ,  Hsiao-Yin LIN ,  Chung-Min LIN

发明人： Jen-Hao LIU ,  Chyi-Tsong NI ,  Hsiao-Yin LIN ,  Chung-Min LIN

IPC分类号： H01L23/485 ,  H01L21/768

CPC分类号： H01L23/3192 ,  H01L21/76834 ,  H01L2924/0002 ,  H01L2924/00

摘要： An embodiment of the disclosure provides a semiconductor device. The semiconductor device includes a plurality of metallization layers comprising a topmost metallization layer. The topmost metallization layer has two metal features having a thickness T1 and being separated by a gap. A composite passivation layer comprises a HDP CVD oxide layer under a nitride layer. The composite passivation layer is disposed over the metal features and partially fills the gap. The composite passivation layer has a thickness T2 about 20% to 50% of the thickness T1.

摘要翻译： 本公开的实施例提供一种半导体器件。 半导体器件包括多个金属化层，其包括最上面的金属化层。 最上面的金属化层具有两个具有厚度T1并被间隙隔开的金属特征。 复合钝化层包括氮化物层下的HDP CVD氧化物层。 复合钝化层设置在金属特征上并部分填充间隙。 复合钝化层的厚度T2约为厚度T1的20％至50％。