-
公开(公告)号：US07653850B2
公开(公告)日：2010-01-26
申请号：US11758124
申请日：2007-06-05
申请人： James W. Tschanz , Keith A. Bowman , Nam Sung Kim , Chris Wilkerson , Shih-Lien L. Lu , Tanay Karnik
发明人： James W. Tschanz , Keith A. Bowman , Nam Sung Kim , Chris Wilkerson , Shih-Lien L. Lu , Tanay Karnik
CPC分类号： G06F11/24
摘要： Some embodiments provide sampling of a data signal output from a path stage using a latch, sampling of the data signal output from the path stage using an edge-triggered flip-flop, comparing a first value output by the latch with a second value output by the edge-triggered flip-flop, and generating an error signal if the first value is different from the second value.
摘要翻译： 一些实施例使用锁存器提供从路径级输出的数据信号的采样，使用边沿触发的触发器对从路径级输出的数据信号进行采样，将由锁存器输出的第一值与由 边沿触发触发器，并且如果第一值不同于第二值，则产生误差信号。
-
公开(公告)号：US20080307277A1
公开(公告)日：2008-12-11
申请号：US11758124
申请日：2007-06-05
申请人： James W. Tschanz , Keith A. Bowman , Nam Sung Kim , Chris Wilkerson , Shih-Lien L. Lu , Tanay Karnik
发明人： James W. Tschanz , Keith A. Bowman , Nam Sung Kim , Chris Wilkerson , Shih-Lien L. Lu , Tanay Karnik
IPC分类号： G06F11/25
CPC分类号： G06F11/24
摘要： Some embodiments provide sampling of a data signal output from a path stage using a latch, sampling of the data signal output from the path stage using an edge-triggered flip-flop, comparing a first value output by the latch with a second value output by the edge-triggered flip-flop, and generating an error signal if the first value is different from the second value.
摘要翻译： 一些实施例使用锁存器提供从路径级输出的数据信号的采样，使用边沿触发的触发器对从路径级输出的数据信号进行采样，将由锁存器输出的第一值与由 边沿触发触发器，并且如果第一值不同于第二值，则产生误差信号。
-
公开(公告)号：US09189014B2
公开(公告)日：2015-11-17
申请号：US13664153
申请日：2012-10-30
申请人： Keith A. Bowman , James W. Tschanz , Nam Sung Kim , Janice C. Lee , Christopher B. Wilkerson , Shih-Lien L. Lu , Tanay Karnik , Vivek K. De
发明人： Keith A. Bowman , James W. Tschanz , Nam Sung Kim , Janice C. Lee , Christopher B. Wilkerson , Shih-Lien L. Lu , Tanay Karnik , Vivek K. De
IPC分类号： G06F11/07 , G06F1/08 , G06F1/10 , H03K3/037 , G01R31/317
CPC分类号： G01R31/3177 , G01R31/31723 , G01R31/31725 , G01R31/31727 , G06F1/10 , G06F11/0706 , G06F11/0757 , G06F11/0793 , H03K3/0375
摘要： Sequential circuits with error-detection are provided. They may, for example, be used to replace traditional master-slave flip-flops, e.g., in critical path circuits to detect and initiate correction of late transitions at the input of the sequential. In some embodiments, such sequentials may comprise a transition detector with a time borrowing latch.
摘要翻译： 提供了具有错误检测的顺序电路。 例如，它们可以用于替代传统的主从触发器，例如在关键路径电路中，以检测并启动在顺序输入处的后期转换的校正。 在一些实施例中，这样的顺序可以包括具有时间借用锁存器的转换检测器。
-
公开(公告)号：US20140122947A1
公开(公告)日：2014-05-01
申请号：US13664153
申请日：2012-10-30
申请人： Keith A. Bowman , James W. Tschanz , Nam Sung Kim , Janice C. Lee , Christopher B. Wilkerson , Shih-Lien L. Lu , Tanay Karnik , Vivek K. De
发明人： Keith A. Bowman , James W. Tschanz , Nam Sung Kim , Janice C. Lee , Christopher B. Wilkerson , Shih-Lien L. Lu , Tanay Karnik , Vivek K. De
CPC分类号： G01R31/3177 , G01R31/31723 , G01R31/31725 , G01R31/31727 , G06F1/10 , G06F11/0706 , G06F11/0757 , G06F11/0793 , H03K3/0375
摘要： Sequential circuits with error-detection are provided. They may, for example, be used to replace traditional master-slave flip-flops, e.g., in critical path circuits to detect and initiate correction of late transitions at the input of the sequential. In some embodiments, such sequentials may comprise a transition detector with a time borrowing latch.
摘要翻译： 提供了具有错误检测的顺序电路。 例如，它们可以用于替代传统的主从触发器，例如在关键路径电路中，以检测并启动在顺序输入处的后期转换的校正。 在一些实施例中，这样的顺序可以包括具有时间借用锁存器的转换检测器。
-
公开(公告)号：US20070271421A1
公开(公告)日：2007-11-22
申请号：US11435701
申请日：2006-05-17
IPC分类号： G06F13/00
CPC分类号： G11C11/412
摘要： Methods and apparatus to reduce aging effect on memory are described. In one embodiment, a modified version of data is stored in a portion of a storage unit during a first time period.
摘要翻译： 描述了减少老化对记忆效应的方法和装置。 在一个实施例中，数据的修改版本在第一时间段期间存储在存储单元的一部分中。
-
公开(公告)号：US08301970B2
公开(公告)日：2012-10-30
申请号：US12286067
申请日：2008-09-26
申请人： Keith Bowman , James Tachanz , Nam Sung Kim , Janice Lee , Chris Wilkerson , Shih-Lien L. Lu , Tanay Karnlk , Vivek De
发明人： Keith Bowman , James Tachanz , Nam Sung Kim , Janice Lee , Chris Wilkerson , Shih-Lien L. Lu , Tanay Karnlk , Vivek De
CPC分类号： H03K3/0375
摘要： Sequential circuits with error-detection are provided. They may, for example, be used to replace traditional master-slave flip-flops, e.g., in critical path circuits to detect and initiate correction of late transitions at the input of the sequential. In some embodiments, such sequentials may comprise a transition detector with a time borrowing latch.
摘要翻译： 提供了具有错误检测的顺序电路。 例如，它们可以用于替代传统的主从触发器，例如在关键路径电路中，以检测并启动在顺序输入处的后期转换的校正。 在一些实施例中，这样的顺序可以包括具有时间借用锁存器的转换检测器。
-
公开(公告)号：US07622961B2
公开(公告)日：2009-11-24
申请号：US11234548
申请日：2005-09-23
IPC分类号： H03K5/19
CPC分类号： G01R31/31922 , G01R31/31726 , H03K5/1534 , H04L7/0083 , H04L7/033
摘要： Two latches store the state of a data signal at a transition of a clock signal. Comparison logic compares the outputs of the two latches and produces a signal to indicate whether the outputs are equal or unequal. Systems using the latches and comparison logic are described and claimed.
摘要翻译： 两个锁存器在时钟信号的转变时存储数据信号的状态。 比较逻辑比较两个锁存器的输出，并产生一个信号以指示输出是相等还是不相等。 描述和要求保护使用锁存器和比较逻辑的系统。
-
公开(公告)号：US08125246B2
公开(公告)日：2012-02-28
申请号：US12618629
申请日：2009-11-13
IPC分类号： H03K19/096
CPC分类号： G01R31/31922 , G01R31/31726 , H03K5/1534 , H04L7/0083 , H04L7/033
摘要： Two latches store the state of a data signal at a transition of a clock signal. Comparison logic compares the outputs of the two latches and produces a signal to indicate whether the outputs are equal or unequal. Systems using the latches and comparison logic are described and claimed.
摘要翻译： 两个锁存器在时钟信号的转变时存储数据信号的状态。 比较逻辑比较两个锁存器的输出，并产生一个信号以指示输出是相等还是不相等。 描述和要求保护使用锁存器和比较逻辑的系统。
-
公开(公告)号：US20100052730A1
公开(公告)日：2010-03-04
申请号：US12618629
申请日：2009-11-13
IPC分类号： H03K5/19
CPC分类号： G01R31/31922 , G01R31/31726 , H03K5/1534 , H04L7/0083 , H04L7/033
摘要： Two latches store the state of a data signal at a transition of a clock signal. Comparison logic compares the outputs of the two latches and produces a signal to indicate whether the outputs are equal or unequal. Systems using the latches and comparison logic are described and claimed.
摘要翻译： 两个锁存器在时钟信号的转变时存储数据信号的状态。 比较逻辑比较两个锁存器的输出，并产生一个信号以指示输出是相等还是不相等。 描述和要求保护使用锁存器和比较逻辑的系统。
-
10.发明授权公开(公告)号：US07480838B1
公开(公告)日：2009-01-20
申请号：US11388668
申请日：2006-03-23
IPC分类号： G06K5/04
CPC分类号： G06F11/0751 , G06F11/0724 , G06F11/0772 , G06F11/1497
摘要： Methods and systems to facilitate an efficient circuit for detecting internal timing errors for integrated devices, including a hierarchy of reporting the detection of the timing error from a circuit level to a functional unit block (FUB) level up to a global detection, and a reorder buffer (ROB) for storing a result for timing error recovery until the timing can be verified to be error free.
摘要翻译： 包括用于报告从电路电平到功能单元块（FUB）到全局检测的定时误差检测的层次结构的集成设备的检测内部定时误差的有效电路的方法和系统以及重新排序 缓冲器（ROB），用于存储用于定时错误恢复的结果，直到定时可被验证为无错误。
-
-
-
-
-
-
-
-
-
搜索结果
58 条记录 (耗时 0.034 秒)
