利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

40 条记录 (耗时 0.03 秒)

    Cache prefetching
    1.
    发明授权
    Cache prefetching 失效
    缓存预取

    公开(公告)号：US06922753B2

    公开(公告)日：2005-07-26

    申请号：US10255490

    申请日：2002-09-26

    申请人： Jeffrey D. Brown ,  John D. Irish ,  Steven R. Kunkel

    发明人： Jeffrey D. Brown ,  John D. Irish ,  Steven R. Kunkel

    IPC分类号： G06F12/08 ,  G06F12/00

    CPC分类号： G06F12/0862

    摘要： Method and apparatus for prefetching cache with requested data are described. A processor initiates a read access to main memory for data which is not in the main memory. After the requested data is brought into the main memory, but before the read access is reinitiated, the requested data is prefetched from main memory into the cache subsystem of the processor which will later reinitiate the read access.

    摘要翻译： 描述用于预取具有所请求数据的高速缓存的方法和装置。 处理器启动对主存储器的读访问，用于不在主存储器中的数据。 在所请求的数据被带入主存储器之后，但是在读取访问被重新启动之前，所请求的数据从主存储器预取到处理器的高速缓存子系统中，这将稍后重新启动读访问。

    Cache updating in multiprocessor systems
    2.
    发明授权
    Cache updating in multiprocessor systems 失效
    多处理器系统中的缓存更新

    公开(公告)号：US06728842B2

    公开(公告)日：2004-04-27

    申请号：US10061859

    申请日：2002-02-01

    申请人： Jeffrey D. Brown ,  Steven R. Kunkel ,  David A. Luick

    发明人： Jeffrey D. Brown ,  Steven R. Kunkel ,  David A. Luick

    IPC分类号： G06F1200

    CPC分类号： G06F12/0831

    摘要： Embodiments are provided in which cache update is implemented by using a counter table having a plurality of entries to keep track of different modified cache lines of a cache of a processor. If a cache line of the cache is modified by the processor and the original content of the cache line came from a cache of another processor, a counter in the counter table restarts and reaches a predetermined value (e.g., overflows) triggering the broadcast of the modified cache line so that the cache of the other processor can snarf a copy of the modified cache line. As a result, when the other processor reads from a memory address matching that of the cache line, the cache of the other processor already has the most current copy for the matching memory address to feed the processor. Therefore, a cache read miss is avoided and system performance is improved.

    摘要翻译： 提供了实施例，其中通过使用具有多个条目的计数器表来实现高速缓存更新，以跟踪处理器的高速缓存的不同修改的高速缓存行。 如果高速缓存的高速缓存行被处理器修改，并且高速缓存行的原始内容来自另一个处理器的高速缓存，则计数器表中的计数器重新启动并达到触发广播的预定值（例如，溢出） 修改的高速缓存行，使得其他处理器的缓存可以绕过修改的高速缓存行的副本。 结果，当另一个处理器从与高速缓存行的存储器地址匹配的存储器地址读取时，另一个处理器的高速缓存器已经具有用于匹配存储器地址的最新的副本来馈送处理器。 因此，避免了缓存读取缺失，提高了系统性能。

    Mass production of orthopedic implants
    3.
    发明授权
    Mass production of orthopedic implants 有权
    大量生产骨科植入物

    公开(公告)号：US08849439B2

    公开(公告)日：2014-09-30

    申请号：US13132244

    申请日：2009-12-02

    申请人： Adam H. Sanford ,  Dean M. J. Acker ,  Jeffrey D. Brown ,  Brian D. Earl ,  John E. Pendleton

    发明人： Adam H. Sanford ,  Dean M. J. Acker ,  Jeffrey D. Brown ,  Brian D. Earl ,  John E. Pendleton

    IPC分类号： G06F19/00 ,  A61F2/30 ,  A61B17/00 ,  A61F2/46

    CPC分类号： B23P17/00 ,  A61B17/00 ,  A61B2017/00526 ,  A61F2/30 ,  A61F2/3094 ,  A61F2/4657 ,  A61F2002/30616 ,  G06F19/3481 ,  G16H40/20 ,  Y10T29/49

    摘要： A plurality of individual medical devices is created that define a medical device family. Within the family of medical devices, each of the plurality of medical devices has at least one dimension that, within an acceptable tolerance, is substantially equal to the same dimension of another of the plurality of medical devices. Thus, for each medical device in the family, another, corresponding medical device has at least one substantially similar dimension. For example, a first medical device may have a first value for a dimension and a second medical device may have a second value for the same dimension that is equal to one of the sum of the second dimension and the acceptable tolerance or the difference between the second dimension and the acceptable tolerance. Thus, each of the plurality of medical devices varies from another of the plurality of medical devices by the acceptable tolerance.

    摘要翻译： 创建定义医疗装置系列的多个单独的医疗装置。 在医疗装置的家族内，多个医疗装置中的每一个具有至少一个尺寸，其在可接受的公差内基本上等于多个医疗装置中的另一个的相同尺寸。 因此，对于家庭中的每个医疗装置，另一个相应的医疗装置具有至少一个基本相似的尺寸。 例如，第一医疗设备可以具有用于维度的第一值，并且第二医疗设备可以具有等于第二维度和可接受公差之和的相同维度的第二值，或者 第二维和可接受的公差。 因此，多个医疗装置中的每一个在多个医疗装置中的另一个以可接受的公差变化。

    MULTI-CORE PROCESSOR WITH INTERNAL VOTING-BASED BUILT IN SELF TEST (BIST)
    4.
    发明申请
    MULTI-CORE PROCESSOR WITH INTERNAL VOTING-BASED BUILT IN SELF TEST (BIST) 有权
    具有内部投票功能的多核心处理器（BIST）

    公开(公告)号：US20130159799A1

    公开(公告)日：2013-06-20

    申请号：US13330921

    申请日：2011-12-20

    申请人： Jeffrey D. Brown ,  Miguel Comparan ,  Robert A. Shearer ,  Alfred T. Watson, III

    发明人： Jeffrey D. Brown ,  Miguel Comparan ,  Robert A. Shearer ,  Alfred T. Watson, III

    IPC分类号： G01R31/3177 ,  G06F11/25

    CPC分类号： G06F11/27 ,  G01R31/318566 ,  G06F11/2242

    摘要： A method and circuit arrangement utilize scan logic disposed on a multi-core processor integrated circuit device or chip to perform internal voting-based built in self test (BIST) of the chip. Test patterns are generated internally on the chip and communicated to the scan chains within multiple processing cores on the chip. Test results output by the scan chains are compared with one another on the chip, and majority voting is used to identify outlier test results that are indicative of a faulty processing core. A bit position in a faulty test result may be used to identify a faulty latch in a scan chain and/or a faulty functional unit in the faulty processing core, and a faulty processing core and/or a faulty functional unit may be automatically disabled in response to the testing.

    摘要翻译： 一种方法和电路装置利用设置在多核处理器集成电路器件或芯片上的扫描逻辑来执行基于内部投票的内置自检（BIST）芯片。 测试模式在芯片内部产生，并传送到芯片上多个处理核心内的扫描链。 扫描链输出的测试结果在芯片上相互比较，多数表决用于识别表示故障处理核心的异常值测试结果。 故障测试结果中的位位置可用于识别故障处理核心中的扫描链和/或故障功能单元中的故障锁存器，并且故障处理核心和/或故障功能单元可能被自动禁用 响应测试。

    Multiple spacial indexes for dynamic scene management in graphics rendering
    7.
    发明授权
    Multiple spacial indexes for dynamic scene management in graphics rendering 有权
    图形渲染中动态场景管理的多个空间索引

    公开(公告)号：US07940265B2

    公开(公告)日：2011-05-10

    申请号：US11535568

    申请日：2006-09-27

    申请人： Jeffrey D. Brown ,  Russell D. Hoover ,  Jamie R. Kuesel ,  Eric O. Mejdrich ,  Robert A. Shearer

    发明人： Jeffrey D. Brown ,  Russell D. Hoover ,  Jamie R. Kuesel ,  Eric O. Mejdrich ,  Robert A. Shearer

    IPC分类号： G06T15/50 ,  G06T15/00

    CPC分类号： G06T17/005 ,  G06T1/60 ,  G06T15/06

    摘要： According to embodiments of the invention, separate spatial indexes may be created which correspond to dynamic objects in a three dimensional scene and static objects in the three dimensional scene. By creating separate spatial indexes for static and dynamic objects, only the dynamic spatial index may need to be rebuilt in response to movement or changes in shape of objects in the three dimensional scene. Furthermore, the static and dynamic spatial indexes may be stored in separate portions of an image processing system's memory cache. By storing the static spatial index and the dynamic spatial index in separate portions of the memory cache, the dynamic portion of the memory cache may be updated without affecting the static portion of the spatial index in the memory cache.

    摘要翻译： 根据本发明的实施例，可以创建对应于三维场景中的动态对象和三维场景中的静态对象的分开的空间索引。 通过为静态和动态对象创建单独的空间索引，只有动态空间索引可能需要重建，以响应三维场景中对象的移动或变化。 此外，静态和动态空间索引可以存储在图像处理系统的存储器高速缓存的分开的部分中。 通过将静态空间索引和动态空间索引存储在存储器高速缓存的分开的部分中，可以更新存储器高速缓存的动态部分而不影响存储器高速缓存中的空间索引的静态部分。