公开(公告)号：US20080026536A1

公开(公告)日：2008-01-31

申请号：US11870543

申请日：2007-10-11

申请人： John Gasner ,  John Stanton ,  Dustin Woodbury ,  James Beasom

发明人： John Gasner ,  John Stanton ,  Dustin Woodbury ,  James Beasom

IPC分类号： H01L21/02

CPC分类号： H01L21/02063 ,  H01L27/0802 ,  H01L28/24

摘要： The formation of devices in semiconductor material is provided using an HF/HCL cleaning process. In one embodiment, the method includes forming at least one hard mask overlaying at least one layer of resistive material. Forming at least one opening to a working surface of a silicon substrate of the semiconductor device. Cleaning the semiconductor device with a diluted HF/HCL process. The HF/HCL process including, applying a dilute of HF for a select amount of time and applying a dilute of HCL for a specific amount of time. After cleaning with the diluted HF/HCL process, forming a silicide contact junction in the at least one of the opening to the working surface of the silicon substrate and forming interconnect metal layers.

摘要翻译： 使用HF / HCL清洁工艺提供半导体材料中的器件的形成。 在一个实施例中，该方法包括形成覆盖至少一层电阻材料的至少一个硬掩模。 形成半导体器件的硅衬底的工作表面的至少一个开口。 用稀释的HF / HCL工艺清洗半导体器件。 HF / HCL方法包括在稀释的时间内稀释HF并在一定时间内稀释HCL。 在用稀释的HF / HCL工艺清洗之后，在硅衬底的工作表面的开口中的至少一个中形成硅化物接触点并形成互连金属层。

公开(公告)号：US20060166505A1

公开(公告)日：2006-07-27

申请号：US11101891

申请日：2005-04-08

申请人： John Gasner ,  John Stanton ,  Dustin Woodbury ,  James Beasom

发明人： John Gasner ,  John Stanton ,  Dustin Woodbury ,  James Beasom

IPC分类号： H01L29/786 ,  H01L21/302 ,  H01L21/461

CPC分类号： H01L21/02063 ,  H01L27/0802 ,  H01L28/24

摘要： The formation of devices in semiconductor material. In one embodiment, a method of forming a semiconductor device is provided. The method comprises forming at least one hard mask overlaying at least one layer of resistive material. Forming at least one opening to a working surface of a silicon substrate of the semiconductor device. Cleaning the semiconductor device with a diluted HF/HCL process. After cleaning with the diluted HF/HCL process, forming a silicide contact junction in the at least one of the opening to the working surface of the silicon substrate and then forming interconnect metal layers.

摘要翻译： 在半导体材料中形成器件。 在一个实施例中，提供了形成半导体器件的方法。 该方法包括形成覆盖至少一层电阻材料的至少一个硬掩模。 形成半导体器件的硅衬底的工作表面的至少一个开口。 用稀释的HF / HCL工艺清洗半导体器件。 在用稀释的HF / HCL工艺清洗之后，在硅衬底的工作表面的开口中的至少一个中形成硅化物接触结，然后形成互连金属层。

公开(公告)号：US20060009007A1

公开(公告)日：2006-01-12

申请号：US11227389

申请日：2005-09-15

申请人： Joseph Czagas ,  Dustin Woodbury ,  James Beasom

发明人： Joseph Czagas ,  Dustin Woodbury ,  James Beasom

IPC分类号： H01L21/30 ,  H01L21/46

CPC分类号： H01L21/2253 ,  H01L21/187 ,  H01L21/2007 ,  H01L21/2255 ,  H01L21/2256 ,  H01L21/26513 ,  H01L21/74 ,  H01L21/76251 ,  H01L29/0615 ,  H01L29/10 ,  H01L29/1079 ,  H01L29/1083 ,  Y10S438/933

摘要： Integrated circuits, semiconductor devices and methods for making the same are described. Each embodiment shows a diffused, doped backside layer in a device wafer that is oxide bonded to a handle wafer. The diffused layer may originate in the device handle, in the handle wafer, in the bond oxide or in an additional semiconductor layer of polysilicon or epitaxial silicon. The methods use a thermal bond oxide or a combination of a thermal and deposited oxide.

公开(公告)号：US20050202629A1

公开(公告)日：2005-09-15

申请号：US10798559

申请日：2004-03-12

申请人： Dustin Woodbury ,  Robert Kinzig ,  James Beasom ,  Timothy Valade ,  Donald Hemmenway ,  Kitty Elshot

发明人： Dustin Woodbury ,  Robert Kinzig ,  James Beasom ,  Timothy Valade ,  Donald Hemmenway ,  Kitty Elshot

IPC分类号： H01L21/20

CPC分类号： H01L28/60

摘要： A method of forming a non-single-crystalline capacitor in an integrated circuit. It includes the steps of forming a first non-single-crystalline layer on a gate dielectric layer of a substrate of an integrated circuit. Next, a capacitor dielectric layer is formed on the first non-single-crystalline layer, and a second non-single-crystalline layer is formed on the capacitor dielectric layer. Portions of the second non-single-crystalline layer are removed to define a top plate of the capacitor. Portions of the capacitor dielectric layer are removed to define a dielectric of the capacitor. Also, portions of the first non-single-crystalline layer are removed to define the bottom plate of the capacitor.

摘要翻译： 一种在集成电路中形成非单晶电容器的方法。 它包括在集成电路的衬底的栅极电介质层上形成第一非单晶层的步骤。 接下来，在第一非单晶层上形成电容器电介质层，在电容器电介质层上形成第二非单晶层。 去除第二非单晶层的部分以限定电容器的顶板。 去除电容器介质层的部分以限定电容器的电介质。 此外，去除第一非单晶层的部分以限定电容器的底板。

公开(公告)号：US20080026595A1

公开(公告)日：2008-01-31

申请号：US11870564

申请日：2007-10-11

申请人： Joseph Czagas ,  Dustin Woodbury ,  James Beasom

发明人： Joseph Czagas ,  Dustin Woodbury ,  James Beasom

IPC分类号： H01L21/31

CPC分类号： H01L21/2253 ,  H01L21/187 ,  H01L21/2007 ,  H01L21/2255 ,  H01L21/2256 ,  H01L21/26513 ,  H01L21/74 ,  H01L21/76251 ,  H01L29/0615 ,  H01L29/10 ,  H01L29/1079 ,  H01L29/1083 ,  Y10S438/933

摘要： A method for forming a diffused, doped backside layer on a device wafer oxide bonded to a handle wafer in an integrated circuit is provided. The method comprises forming a thermal bond oxide layer on a backside surface of the device wafer of the integrated circuit. Implanting the bond oxide with a diffusing dopant. Diffusing dopant from the bond oxide into the backside surface of the device wafer. Depositing an oxide layer on the bond oxide and bonding the deposited oxide layer to the handle wafer of the integrated circuit.

摘要翻译： 提供了在集成电路中结合到处理晶片的器件晶片氧化物上形成扩散的掺杂​​背面层的方法。 该方法包括在集成电路的器件晶片的背面上形成热粘合氧化物层。 用扩散掺杂剂注入键合氧化物。 将掺杂剂从结合氧化物扩散到器件晶片的背面。 在结合氧化物上沉积氧化物层并将沉积的氧化物层结合到集成电路的处理晶片。

公开(公告)号：US20070273006A1

公开(公告)日：2007-11-29

申请号：US11835885

申请日：2007-08-08

申请人： James Beasom

发明人： James Beasom

IPC分类号： H01L29/73

CPC分类号： H01L29/0821 ,  H01L29/0634 ,  H01L29/7322

摘要： In accordance with the invention, there are various methods of making an integrated circuit comprising a bipolar transistor. According to an embodiment of the invention, the bipolar transistor can comprise a substrate, a collector comprising a plurality of alternating doped regions, wherein the plurality of alternating doped regions alternate in a lateral direction from a net first conductivity to a net second conductivity, and a collector contact in electrical contact with the collector. The bipolar transistor can also comprise a heavily doped buried layer below the collector, a base in electrical contact with a base contact, wherein the base is doped to a net second conductivity type and wherein the base spans a portion of the plurality of alternating doped regions, and an emitter disposed within the base, the emitter doped to a net first conductivity, wherein a portion of the alternating doped region under the emitter is doped to a concentration of less than about 3×1012 cm−2.

摘要翻译： 根据本发明，制造包括双极晶体管的集成电路的各种方法。 根据本发明的实施例，双极晶体管可以包括衬底，包括多个交替掺杂区域的集电极，其中多个交替掺杂区域在横向方向上从净第一电导率交替到净第二导电率，以及 与集电器电接触的集电极触点。 双极晶体管还可以包括在集电极下方的重掺杂掩埋层，与基极接触电接触的基极，其中所述基极被掺杂到净的第二导电类型，并且其中所述基极跨越所述多个交替掺杂区域的一部分 以及设置在所述基极内的发射极，所述发射极掺杂到净第一导电性，其中所述发射极下方的所述交替掺杂区域的一部分被掺杂至小于约3×10 12Ω·cm > -2 。

公开(公告)号：US20060024897A1

公开(公告)日：2006-02-02

申请号：US11238344

申请日：2005-09-29

申请人： James Beasom

发明人： James Beasom

IPC分类号： H01L21/336

CPC分类号： H01L29/0847 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/66659 ,  H01L29/735 ,  H01L29/7835 ,  H01L29/8611 ,  H01L2924/0002 ,  H03K17/941 ,  H01L2924/00

摘要： Apparatus and Methods for the self-alignment of separated regions in a lateral MOSFET of an integrate circuit. In one embodiment, a method comprising, forming a relatively thin dielectric layer on a surface of a substrate. Forming a first region of relatively thick material having a predetermined lateral length on the surface of the substrate adjacent the relatively thin dielectric layer. Implanting dopants to form a top gate using a first edge of the first region as a mask to define a first edge of the top gate. Implanting dopants to form a drain contact using a second edge of the first region as a mask to define a first edge of the drain contact, wherein the distance between the top gate and drain contact is defined by the lateral length of the first region.

摘要翻译： 用于集成电路的横向MOSFET中分离区域的自对准的装置和方法。 在一个实施例中，一种方法包括：在衬底的表面上形成相对薄的电介质层。 在相邻较薄的电介质层的基板的表面上形成具有预定横向长度的较厚材料的第一区域。 使用第一区域的第一边缘作为掩模将植入掺杂剂形成顶部栅极以限定顶部栅极的第一边缘。 使用第一区域的第二边缘作为掩模来植入掺杂剂以形成漏极接触，以限定漏极接触的第一边缘，其中顶部栅极和漏极接触之间的距离由第一区域的横向长度限定。

公开(公告)号：US20050045934A1

公开(公告)日：2005-03-03

申请号：US10951372

申请日：2004-09-28

申请人： James Beasom

发明人： James Beasom

IPC分类号： H01L21/311 ,  H01L21/768 ,  H01L27/06 ,  H01L27/08 ,  H01L21/8242

CPC分类号： H01L27/0658 ,  H01L21/31144 ,  H01L21/76802 ,  H01L27/067 ,  H01L27/0811

摘要： The present invention relates to an integrated circuit having a MOS capacitor. In one embodiment, a method of forming an integrated circuit comprises forming an oxide layer on a surface of a substrate, the substrate having a plurality of isolation islands. Each isolation island is used in forming a semiconductor device. Patterning the oxide layer to expose predetermined areas of the surface of the substrate. Depositing a nitride layer overlaying the oxide layer and the exposed surface areas of the substrate. Implanting ions through the nitride layer, wherein the nitride layer is an implant screen for the implanted ions. Using the nitride layer as a capacitor dielectric in forming a capacitor. In addition, performing a dry etch to form contact openings that extend through the layer of nitride and through the layer of oxide to access selected device regions formed in the substrate.

摘要翻译： 本发明涉及具有MOS电容器的集成电路。 在一个实施例中，形成集成电路的方法包括在衬底的表面上形成氧化物层，所述衬底具有多个隔离岛。 每个隔离岛用于形成半导体器件。 对氧化物层进行构图以暴露衬底表面的预定区域。 沉积覆盖氧化物层的氮化物层和衬底的暴露的表面区域。 将离子注入氮化物层，其中氮化物层是用于注入离子的注入屏。 在形成电容器时使用氮化物层作为电容器电介质。 此外，进行干蚀刻以形成延伸穿过氮化物层并通过氧化物层的接触开口，以接触形成在衬底中的选定器件区域。

公开(公告)号：US20070018208A1

公开(公告)日：2007-01-25

申请号：US11326393

申请日：2006-01-06

申请人： James Beasom

发明人： James Beasom

IPC分类号： H01L29/76

CPC分类号： H01L29/8611 ,  H01L27/0629 ,  H01L27/0647 ,  H01L27/0814 ,  H01L29/7835 ,  H01L29/872

摘要： An integrated circuit device comprising a diode and a method of making an integrated circuit device comprising a diode are provided. The diode can comprise an island of a first conductivity type, a first region of a second conductivity type formed in the island, and a cathode diffusion contact region doped to the second conductivity type disposed in the first region. The diode can also comprise a cathode contact electrically contacting the cathode diffusion contact region, an anode disposed in the island, an anode contact electrically contacting the anode, and a first extension region doped to the first conductivity type disposed at a surface junction between the first region and the island.

摘要翻译： 提供了包括二极管的集成电路器件和制造包括二极管的集成电路器件的方法。 二极管可以包括形成在岛中的第一导电类型的岛，第二导电类型的第一区域和布置在第一区域中的掺杂到第二导电类型的阴极扩散接触区域。 二极管还可以包括电接触阴极扩散接触区域的阴极接触件，设置在岛中的阳极，与阳极电接触的阳极接触点，以及掺杂到第一导电类型的第一延伸区域，该第一延伸区域设置在第一 地区和岛屿。

公开(公告)号：US20050035424A1

公开(公告)日：2005-02-17

申请号：US10950085

申请日：2004-09-24

申请人： James Beasom

发明人： James Beasom

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC分类号： H01L29/0847 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/66659 ,  H01L29/735 ,  H01L29/7835 ,  H01L29/8611 ,  H01L2924/0002 ,  H03K17/941 ,  H01L2924/00

摘要： Apparatus and Methods for the self-alignment of separated regions in a lateral MOSFET of an integrate circuit. In one embodiment, a method comprising, forming a relatively thin dielectric layer on a surface of a substrate. Forming a first region of relatively thick material having a predetermined lateral length on the surface of the substrate adjacent the relatively thin dielectric layer. Implanting dopants to form a top gate using a first edge of the first region as a mask to define a first edge of the top gate. Implanting dopants to form a drain contact using a second edge of the first region as a mask to define a first edge of the drain contact, wherein the distance between the top gate and drain contact is defined by the lateral length of the first region.

摘要翻译： 用于集成电路的横向MOSFET中分离区域的自对准的装置和方法。 在一个实施例中，一种方法包括：在衬底的表面上形成相对薄的电介质层。 在相邻较薄的电介质层的基板的表面上形成具有预定横向长度的较厚材料的第一区域。 使用第一区域的第一边缘作为掩模将植入掺杂剂形成顶部栅极以限定顶部栅极的第一边缘。 使用第一区域的第二边缘作为掩模来植入掺杂剂以形成漏极接触，以限定漏极接触的第一边缘，其中顶部栅极和漏极接触之间的距离由第一区域的横向长度限定。