利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

122 条记录 (耗时 0.029 秒)

    Memory Device Having A Local Current Sink
    2.
    发明申请
    Memory Device Having A Local Current Sink 有权
    具有本地电流接收器的存储器件

    公开(公告)号：US20110280057A1

    公开(公告)日：2011-11-17

    申请号：US12778337

    申请日：2010-05-12

    申请人： Jung Pill Kim ,  Hari Rao

    发明人： Jung Pill Kim ,  Hari Rao

    IPC分类号： G11C11/00 ,  G06F17/50 ,  G11C11/14 ,  G11C7/00

    CPC分类号： G11C29/02 ,  G11C11/1659 ,  G11C11/1675 ,  G11C11/1697 ,  G11C13/0069 ,  G11C29/025 ,  G11C29/12005 ,  G11C2013/0073 ,  G11C2013/0078 ,  G11C2029/1204

    摘要： A memory device having a local current sink is disclosed. In a particular embodiment, an electronic device is disclosed. The electronic device includes one or more write drivers. The electronic device includes at least one Magnetic Tunnel Junction (MTJ) coupled to a bit line and coupled to a source line. The electronic device also includes a current sink circuit comprising a single transistor, the single transistor coupled to the bit line and to the source line.

    摘要翻译： 公开了一种具有局部电流吸收器的存储器件。 在特定实施例中，公开了一种电子设备。 电子设备包括一个或多个写入驱动器。 电子设备包括耦合到位线并耦合到源极线的至少一个磁隧道结（MTJ）。 电子设备还包括电流吸收电路，其包括单个晶体管，单个晶体管耦合到位线和源极线。

    MEMORY DEVICE HAVING A LOCAL CURRENT SINK
    3.
    发明申请
    MEMORY DEVICE HAVING A LOCAL CURRENT SINK 有权
    具有本地电流信号的存储器件

    公开(公告)号：US20150287449A1

    公开(公告)日：2015-10-08

    申请号：US14246169

    申请日：2014-04-07

    申请人： Jung Pill Kim ,  Hari Rao

    发明人： Jung Pill Kim ,  Hari Rao

    IPC分类号： G11C11/16 ,  G06F17/50 ,  H01L43/12 ,  H01L43/02 ,  H01L43/08

    CPC分类号： G11C11/1675 ,  G06F17/5068 ,  G11C11/1659 ,  G11C11/2255 ,  G11C11/2297 ,  G11C29/08 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

    摘要： A memory device having a local current sink is disclosed. In a particular embodiment, an electronic device is disclosed. The electronic device includes one or more write drivers. The electronic device includes at least one Magnetic Tunnel Junction (MTJ) coupled to a bit line and coupled to a source line. The electronic device also includes a current sink circuit comprising a single transistor, the single transistor coupled to the bit line and to the source line.

    摘要翻译： 公开了一种具有局部电流吸收器的存储器件。 在特定实施例中，公开了一种电子设备。 电子设备包括一个或多个写入驱动器。 电子设备包括耦合到位线并耦合到源极线的至少一个磁隧道结（MTJ）。 电子设备还包括电流吸收电路，其包括单个晶体管，单个晶体管耦合到位线和源极线。

    System and method for MRAM having controlled averagable and isolatable voltage reference
    6.
    发明授权
    System and method for MRAM having controlled averagable and isolatable voltage reference 有权
    MRAM的系统和方法具有可控的可分离和可分离的电压参考

    公开(公告)号：US08675390B2

    公开(公告)日：2014-03-18

    申请号：US13278217

    申请日：2011-10-21

    申请人： Jung Pill Kim ,  Taehyun Kim

    发明人： Jung Pill Kim ,  Taehyun Kim

    IPC分类号： G11C11/00

    CPC分类号： G11C13/004 ,  G11C5/063 ,  G11C7/08 ,  G11C11/1673 ,  G11C13/0038 ,  G11C13/0069 ,  G11C29/026 ,  G11C29/028 ,  G11C2013/0054

    摘要： A memory has a plurality of non-volatile resistive (NVR) memory arrays, each with an associated reference voltage generating circuit coupled by a reference circuit coupling link to a reference line, the reference coupled to a sense amplifier for that NVR memory array. Reference line coupling links couple the reference lines of different NVR memory arrays. Optionally, different ones of the reference coupling links are removed or opened, obtaining respective different average and isolated reference voltages on the different reference lines. Optionally, different ones of the reference circuit coupling links are removed or opened, obtaining respective different averaged voltages on the reference lines, and uncoupling and isolating different reference circuits.

    摘要翻译： 存储器具有多个非易失性电阻（NVR）存储器阵列，每个存储阵列具有通过参考电路耦合到参考线的参考电压产生电路，该参考电压产生电路耦合到用于该NVR存储器阵列的读出放大器。 参考线耦合链路耦合不同NVR存储器阵列的参考线。 可选地，不同的参考耦合链路被去除或打开，在不同的参考线上获得各自不同的平均和隔离参考电压。 可选地，去除或打开不同的参考电路耦合链路，在参考线上获得各自不同的平均电压，以及解耦和隔离不同的参考电路。

    System and method for shared sensing MRAM
    9.
    发明授权
    System and method for shared sensing MRAM 有权
    共享感测MRAM的系统和方法

    公开(公告)号：US08587994B2

    公开(公告)日：2013-11-19

    申请号：US13177992

    申请日：2011-07-07

    申请人： Jung Pill Kim ,  Tae Hyun Kim

    发明人： Jung Pill Kim ,  Tae Hyun Kim

    IPC分类号： G11C11/00 ,  G11C7/02

    CPC分类号： G11C11/1693 ,  G11C11/1673

    摘要： Resistance memory cells of MRAM arrays are designated as reference cells and programmed to binary 0 and binary 1 states, reference cells from one MRAM array at binary 0 and at binary 1 are concurrently accessed to obtain a reference voltage to read resistance memory cells of another MRAM array, reference cells from the other MRAM array at binary 0 and binary 1 are concurrently accessed to obtain a reference voltage to read resistance memory cells of the one MRAM array.

    摘要翻译： 将MRAM阵列的电阻存储单元指定为参考单元，并编程为二进制0和二进制1状态，同时访问来自二进制0和二进制1的一个MRAM阵列的参考单元以获得参考电压以读取另一MRAM的电阻存储单元 数组，二进制0和二进制1的另一个MRAM阵列的参考单元被同时访问，以获得读取一个MRAM阵列的电阻存储单元的参考电压。

    LOW SENSING CURRENT NON-VOLATILE FLIP-FLOP
    10.
    发明申请
    LOW SENSING CURRENT NON-VOLATILE FLIP-FLOP 有权
    低感测电流非挥发性FLOP-FLOP

    公开(公告)号：US20130286721A1

    公开(公告)日：2013-10-31

    申请号：US13613205

    申请日：2012-09-13

    申请人： Seong-Ook Jung ,  Youngdon Jung ,  Kyungho Ryu ,  Jisu Kim ,  Jung Pill Kim ,  Seung H. Kang

    发明人： Seong-Ook Jung ,  Youngdon Jung ,  Kyungho Ryu ,  Jisu Kim ,  Jung Pill Kim ,  Seung H. Kang

    IPC分类号： G11C11/16

    CPC分类号： G11C11/1673 ,  G11C7/065 ,  G11C11/1659 ,  G11C14/0081

    摘要： A low sensing current non volatile flip flop includes a first stage to sense a resistance difference between two magnetic tunnel junctions (MTJs) and a second stage having circuitry to amplify the output of the first stage. The output of the first stage is initially pre-charged and determined by the resistance difference of the two MTJs when the sensing operation starts. The first stage does not have a pull-up path to a source voltage (VDD), and therefore does not have a DC path from VDD to ground during the sensing operation. A slow sense enable (SE) signal slope reduces peak sensing current in the first stage. A secondary current path reduces the sensing current duration of the first stage.

    摘要翻译： 低感测电流非易失性触发器包括用于感测两个磁性隧道结（MTJ）之间的电阻差的第一级和具有用于放大第一级的输出的电路的第二级。 第一级的输出最初是预充电的，并且由感测操作开始时的两个MTJ的电阻差决定。 第一级没有到源极电压（VDD）的上拉路径，因此在感测操作期间没有从VDD到地的直流路径。 缓慢感应使能（SE）信号斜率可以降低第一级的峰值检测电流。 次级电流路径减小了第一级的感测电流持续时间。