公开(公告)号：US20080189480A1

公开(公告)日：2008-08-07

申请号：US11701006

申请日：2007-02-01

申请人： Jung Pill Kim ,  Jong-Hoon Oh ,  Oliver Kiehl ,  Josef Schnell ,  Klaus Hummler ,  Wayne Ellis ,  Octavian Beldiman ,  Lee Collins

发明人： Jung Pill Kim ,  Jong-Hoon Oh ,  Oliver Kiehl ,  Josef Schnell ,  Klaus Hummler ,  Wayne Ellis ,  Octavian Beldiman ,  Lee Collins

IPC分类号： G06F12/00

CPC分类号： G11C5/04 ,  G11C5/063 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/15311 ,  H05K1/181 ,  H01L2224/0401

摘要： A memory includes a first macro chip, a spine chip, and a common substrate. The common substrate is configured to pass signals between the first macro chip and the spine chip. The first macro chip, the spine chip, and the common substrate provide a memory.

摘要翻译： 存储器包括第一宏芯片，脊芯片和公共基板。 公共基板被配置为在第一宏芯片和脊芯片之间传递信号。 第一个宏芯片，脊椎芯片和公共基板提供了一个记忆。

公开(公告)号：US07539034B2

公开(公告)日：2009-05-26

申请号：US11701006

申请日：2007-02-01

申请人： Jung Pill Kim ,  Jong-Hoon Oh ,  Oliver Kiehl ,  Josef Schnell ,  Klaus Hummler ,  Wayne Ellis ,  Octavian Beldiman ,  Lee Collins

发明人： Jung Pill Kim ,  Jong-Hoon Oh ,  Oliver Kiehl ,  Josef Schnell ,  Klaus Hummler ,  Wayne Ellis ,  Octavian Beldiman ,  Lee Collins

IPC分类号： G11C5/00 ,  G11C5/06 ,  H01L23/34

CPC分类号： G11C5/04 ,  G11C5/063 ,  H01L2224/16225 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/15192 ,  H01L2924/15311 ,  H05K1/181 ,  H01L2224/0401

摘要： A memory includes a first macro chip, a spine chip, and a common substrate. The common substrate is configured to pass signals between the first macro chip and the spine chip. The first macro chip, the spine chip, and the common substrate provide a memory.

摘要翻译： 存储器包括第一宏芯片，脊芯片和公共基板。 公共基板被配置为在第一宏芯片和脊芯片之间传递信号。 第一个宏芯片，脊椎芯片和公共基板提供了一个记忆。

公开(公告)号：US20080313494A1

公开(公告)日：2008-12-18

申请号：US11763593

申请日：2007-06-15

申请人： Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Josef Schnell ,  Octavian Beldiman ,  Lee Ward Collins

发明人： Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Josef Schnell ,  Octavian Beldiman ,  Lee Ward Collins

IPC分类号： G06F11/16

CPC分类号： G11C29/02 ,  G11C7/1039 ,  G11C11/401 ,  G11C11/406 ,  G11C29/028 ,  G11C29/50016 ,  G11C2211/4062 ,  G11C2211/4065

摘要： A refresh scheduler is configured to refresh memory cells of a memory device according to a plurality of refresh intervals. The various refresh intervals are determined in response to refresh errors.

摘要翻译： 刷新调度器被配置为根据多个刷新间隔刷新存储器设备的存储单元。 响应于刷新错误确定各种刷新间隔。

公开(公告)号：US07975170B2

公开(公告)日：2011-07-05

申请号：US11763593

申请日：2007-06-15

申请人： Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Josef Schnell ,  Octavian Beldiman ,  Lee Ward Collins

发明人： Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Josef Schnell ,  Octavian Beldiman ,  Lee Ward Collins

IPC分类号： G06F11/00

CPC分类号： G11C29/02 ,  G11C7/1039 ,  G11C11/401 ,  G11C11/406 ,  G11C29/028 ,  G11C29/50016 ,  G11C2211/4062 ,  G11C2211/4065

摘要： A refresh scheduler is configured to refresh memory cells of a memory device according to a plurality of refresh intervals. The various refresh intervals are determined in response to refresh errors.

摘要翻译： 刷新调度器被配置为根据多个刷新间隔刷新存储器设备的存储单元。 响应于刷新错误确定各种刷新间隔。

公开(公告)号：US07721010B2

公开(公告)日：2010-05-18

申请号：US11930450

申请日：2007-10-31

申请人： Josef Schnell ,  Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Octavian Beldiman ,  Lee Ward Collins

发明人： Josef Schnell ,  Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Octavian Beldiman ,  Lee Ward Collins

IPC分类号： G06F12/00

CPC分类号： G11C7/10 ,  G11C7/1051 ,  G11C7/1063 ,  G11C7/1078 ,  G11C7/109

摘要： Embodiments of the invention generally provide a system, method, and memory device for accessing memory. In one embodiment, a first memory device includes command decoding logic configured to decode commands issued to the first memory device and a second memory device, while command decoding logic of the second memory device is bypassed.

摘要翻译： 本发明的实施例通常提供用于访问存储器的系统，方法和存储器装置。 在一个实施例中，第一存储器设备包括命令解码逻辑，其被配置为解码发出到第一存储器设备的命令和第二存储器设备，同时绕过第二存储器设备的命令解码逻辑。

公开(公告)号：US07694196B2

公开(公告)日：2010-04-06

申请号：US11943428

申请日：2007-11-20

申请人： Josef Schnell ,  Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Octavian Beldiman ,  Lee Ward Collins

发明人： Josef Schnell ,  Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Octavian Beldiman ,  Lee Ward Collins

IPC分类号： G11C29/00

CPC分类号： G11C5/04 ,  G11C29/44 ,  G11C29/789 ,  G11C2029/0401 ,  G11C2029/1208 ,  G11C2229/726 ,  G11C2229/743 ,  H01L25/0657 ,  H01L25/18 ,  H01L2924/0002 ,  H01L2924/15311 ,  H01L2924/00

摘要： The present invention is generally related to integrated circuit devices, and more particularly, to methods and systems of a multi-chip package (MCP) containing a self-diagnostic scheme for detecting errors in the MCP. The MCP generally comprises a controller, at least one volatile memory chip having error detection logic, at least one non-volatile memory chip, and at least one fail signature register for storing fail signature data related to memory errors detected in the MCP. The controller can poll the fail signature register for fail signature data related to memory errors stored therein. Upon detection of fail signature data, the controller can store the fail signature data on a fail signature register located on a non-volatile memory.

摘要翻译： 本发明通常涉及集成电路器件，更具体地说，涉及包含用于检测MCP中的错误的自诊断方案的多芯片封装（MCP）的方法和系统。 MCP通常包括控制器，具有错误检测逻辑的至少一个易失性存储器芯片，至少一个非易失性存储器芯片以及用于存储与在MCP中检测到的存储器错误相关的失败签名数据的至少一个故障签名寄存器。 控制器可以轮询失败签名寄存器以获取与其中存储的存储器错误有关的失败签名数据。 在检测到失败签名数据时，控制器可以将故障签名数据存储在位于非易失性存储器上的故障签名寄存器上。

公开(公告)号：US20090113158A1

公开(公告)日：2009-04-30

申请号：US11928633

申请日：2007-10-30

申请人： Josef Schnell ,  Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Octavian Beldiman ,  Lee Ward Collins

发明人： Josef Schnell ,  Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Octavian Beldiman ,  Lee Ward Collins

IPC分类号： G06F12/00

CPC分类号： G06F13/1689 ,  G06F1/10 ,  G11C7/22 ,  G11C2207/2254

摘要： Embodiments of the invention generally provide a system, method and memory device for accessing memory. One embodiment includes synchronization circuitry configured to determine timing skew between a first memory device and a second memory device, and introduce a delta delay to at least one of the first memory device and the second memory device to adjust the timing skew.

摘要翻译： 本发明的实施例通常提供用于访问存储器的系统，方法和存储器件。 一个实施例包括被配置为确定第一存储器设备和第二存储器设备之间的定时偏差的同步电路，并且向第一存储器设备和第二存储器设备中的至少一个引入增量延迟以调整定时偏差。

公开(公告)号：US07944047B2

公开(公告)日：2011-05-17

申请号：US11860985

申请日：2007-09-25

申请人： Jong Hoon Oh ,  Klaus Hummler ,  Oliver Kiehl ,  Josef Schnell ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Lee Ward Collins ,  Octavian Beldiman

发明人： Jong Hoon Oh ,  Klaus Hummler ,  Oliver Kiehl ,  Josef Schnell ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Lee Ward Collins ,  Octavian Beldiman

IPC分类号： H01L21/00 ,  H01L23/34

CPC分类号： H01L25/105 ,  H01L23/50 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16225 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15311

摘要： Embodiments of the present invention generally provide techniques and apparatus for altering the functionality of a multi-chip package (MCP) without requiring entire replacement of the MCP. The MCP may be designed with a top package substrate designed to interface with an add-on package that, when sensed by the MCP, alters the functionality of the MCP.

摘要翻译： 本发明的实施例通常提供用于改变多芯片封装（MCP）的功能而不需要完全替换MCP的技术和装置。 MCP可以被设计成具有顶部封装衬底，其被设计为与由MCP接收的附加封装相连接，改变MCP的功能。

公开(公告)号：US07882324B2

公开(公告)日：2011-02-01

申请号：US11928633

申请日：2007-10-30

申请人： Josef Schnell ,  Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Octavian Beldiman ,  Lee Ward Collins

发明人： Josef Schnell ,  Klaus Hummler ,  Jong Hoon Oh ,  Wayne Frederick Ellis ,  Jung Pill Kim ,  Oliver Kiehl ,  Octavian Beldiman ,  Lee Ward Collins

IPC分类号： G06F12/00

CPC分类号： G06F13/1689 ,  G06F1/10 ,  G11C7/22 ,  G11C2207/2254

摘要： Embodiments of the invention generally provide a system, method and memory device for accessing memory. One embodiment includes synchronization circuitry configured to determine timing skew between a first memory device and a second memory device, and introduce a delta delay to at least one of the first memory device and the second memory device to adjust the timing skew.

摘要翻译： 本发明的实施例通常提供用于访问存储器的系统，方法和存储器件。 一个实施例包括被配置为确定第一存储器设备和第二存储器设备之间的定时偏差的同步电路，并且向第一存储器设备和第二存储器设备中的至少一个引入增量延迟以调整定时偏差。

公开(公告)号：US07688665B2

公开(公告)日：2010-03-30

申请号：US11860977

申请日：2007-09-25

申请人： Jung Pill Kim ,  Jong Hoon Oh ,  Oliver Kiehl ,  Josef Schnell ,  Klaus Hummler ,  Wayne Frederick Ellis ,  Octavian Beldiman ,  Lee Ward Collins

发明人： Jung Pill Kim ,  Jong Hoon Oh ,  Oliver Kiehl ,  Josef Schnell ,  Klaus Hummler ,  Wayne Frederick Ellis ,  Octavian Beldiman ,  Lee Ward Collins

IPC分类号： G11C5/14

CPC分类号： H01L23/5286 ,  H01L23/3128 ,  H01L23/50 ,  H01L25/0657 ,  H01L2924/0002 ,  H01L2924/15311 ,  H01L2924/00

摘要： Embodiments of the invention generally provide an apparatus and technique for sharing an internally generated voltage between devices of a multi-chip package (MCP). The internally generated voltage may be shared via a conductive structure that electrically couples the devices and carries the internally generated voltage.

摘要翻译： 本发明的实施例通常提供用于在多芯片封装（MCP）的器件之间共享内部产生的电压的装置和技术。 内部产生的电压可以通过电耦合器件并承载内部产生的电压的导电结构来共享。