利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

55 条记录 (耗时 0.031 秒)

    Process for fabricating thin film transistors
    1.
    发明授权
    Process for fabricating thin film transistors 有权
    制造薄膜晶体管的工艺

    公开(公告)号：US06825068B2

    公开(公告)日：2004-11-30

    申请号：US09836884

    申请日：2001-04-17

    申请人： Kevin L. Denis ,  Yu Chen ,  Paul S. Drzaic ,  Joseph M. Jacobson ,  Peter T. Kazlas

    发明人： Kevin L. Denis ,  Yu Chen ,  Paul S. Drzaic ,  Joseph M. Jacobson ,  Peter T. Kazlas

    IPC分类号： H01L2100

    CPC分类号： H01L29/66765 ,  H01L29/78603

    摘要： Transistors are formed by depositing at least one layer of semiconductor material on a substrate comprising a polyphenylene polyimide. The substrate permits the use of processing temperatures in excess of 300° C. during the processes used to form the transistors, thus allowing the formation of high quality silicon semiconductor layers. The substrate also has a low coefficient of thermal expansion, which closely matches that of silicon, thus reducing any tendency for a silicon layer to crack or delaminate.

    摘要翻译： 晶体管通过在包含聚亚苯基聚酰亚胺的衬底上沉积至少一层半导体材料形成。 在用于形成晶体管的工艺期间，衬底允许使用超过300℃的处理温度，从而允许形成高质量的硅半导体层。 该基板也具有低的热膨胀系数，其与硅的热膨胀系数非常接近，从而减少硅层破裂或分层的任何趋势。

    Minimally-patterned semiconductor devices for display applications
    6.
    发明授权
    Minimally-patterned semiconductor devices for display applications 失效
    用于显示应用的最小图案化半导体器件

    公开(公告)号：US07030412B1

    公开(公告)日：2006-04-18

    申请号：US09565413

    申请日：2000-05-05

    申请人： Paul S. Drzaic ,  Karl R. Amundson ,  Gregg M. Duthaler ,  Peter T. Kazlas ,  Yu Chen

    发明人： Paul S. Drzaic ,  Karl R. Amundson ,  Gregg M. Duthaler ,  Peter T. Kazlas ,  Yu Chen

    IPC分类号： H01L29/04

    CPC分类号： H01L29/0603 ,  H01L27/1255

    摘要： A thin-film transistor array comprises at least first and second transistors. Each transistor comprises a source electrode, a drain electrode a semiconductor electrode, a gate electrode, and a semiconductor layer. The semiconductor layer is continuous between the first and second transistors. The semiconductor layer is preferably unpatterned. In various display applications, the geometry of the transistors is selected to provide acceptable leakage currents. In a preferred embodiment, the transistor array is employed in an encapsulated electrophoretic display.

    摘要翻译： 薄膜晶体管阵列至少包括第一和第二晶体管。 每个晶体管包括源电极，漏电极，半导体电极，栅电极和半导体层。 半导体层在第一和第二晶体管之间是连续的。 半导体层优选为未图案化。 在各种显示应用中，选择晶体管的几何形状以提供可接受的泄漏电流。 在优选实施例中，晶体管阵列用于封装的电泳显示器。